Блок выравнивания порядков двоичных чисел с плавающей запятой

Курсовая работа, 20 Мая 2012, автор: пользователь скрыл имя

Описание работы


Современному человеку трудно представить свою жизнь без электронно-вычислительных машин (ЭВМ). В наши дни уже в каждом третьем доме есть персональный компьютер, зачастую даже не один. Компьютеры используются во всех отраслях науки и техники. Путь человечества к этому достижению был труден и тернист. Все началось с попытки изобрести устройство, способное реализовать простейшие из алгоритмов (сложение и вычитание чисел).
Процесс, который привел к появлению современных компьютеров, был чрезвычайно быстрым.

Файлы: 1 файл

Курсач.docx

— 1.19 Мб (Скачать файл)

Уровни логической 1 получены в схеме путем включения резисторов R1 и R2 в цепь между питанием +5 и входом микросхемы. Уровни логического 0 получены в схеме с выхода МС DD5.2, на входы которой поданы уровни логической 1. Контакты 55…64, а также микросхемы DD12.4, DD20.3…DD20.4, DD26.2…DD26.4 и DD25.2 не участвуют в работе блока и не отображаются на схеме электрической принципиальной. Входы незадействованных микросхем подключены к источнику питания +5В через резистор R2.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15  РАСЧЕТНАЯ ЧАСТЬ.

 

В этом разделе выполняется  расчёт:

- времени выполнения операций  в блоке ВПДЧ с ПЗ.

- мощности, потребляемой  блоком ВПДЧ с ПЗ.

 

 

 

5.1   Расчет времени выполнения операции в блоке ВПДЧ с ПЗ.

 

 

Основой для расчёта послужили:

  1. Схема электрическая – принципиальная.
  2. Таблица 2. Параметры микросхем 533 серии.
  3. Временные диаграммы, разработанные для схемы электрической – функциональной.
  4. Формулы, выведенные по временным диаграммам.

 

Время выполнения операции для правой ветви алгоритма, при  максимальном числе сдвигов мантиссы Ма, равному 7.

t выполнения операции = t1 + t2 +t3 + t цикла*7

t1 =τср. Рг1 =τср.DD1 = 31 Нс

t2 =τср. Рг2+τср. Бл1+τср. Прк2+τср. СМ1+τср. Прк3+τср. ЦК1 =τср. DD2+τср. DD5.1+τср. DD7+τср. DD8+τср. DD9.1+τср. DD10+τср. DD11 = 31 + 15 + 26 + 23 + 24 + 26 + 26,5 = 171,5 Нс

t3 =τср. Сч1+τср. ЦК2 =τср. DD15+τср. DD18 = 40 + 26,5 = 66,5

  t цикла =τср. Бл2*2+τср. Рг6+τср. Сч2+τср. Бл3*2+τср. Рг5+τср. Бл4+τср. ЦК2 = (τср. DD5.4+τср. DD20.1)*2+τср. DD12.1+τср. DD25.1+τср. DD16+τср. DD19.1*2+τср. DD13+τср. DD5.3+τср. DD18 +τср. DD5.4 = (15 + 24)*2 + 22 + 32.5 + 32.5 + 24*2 + 26 + 15 + 26.5 = 295,5 Нс

 t выполнения операции = t1 + t2 +t3 + t цикла*7 = 31 + 171,5 + 66,5 + 295,5*7 = 2337.5 Нс

Время выполнения операции для левой ветви алгоритма.

t выполнения операции = t1 + t2 +t3 + t4 + t5

t1 =τср. Рг1 =τср.DD1 = 31 Нс

t2 =τср. Рг2+τср. Бл1+τср. Прк2+τср. СМ1+τср. Прк3+τср. ЦК1 =τср. DD2+τср. DD5.1+τср. DD7+τср. DD8+τср. DD9.1+τср. DD10+τср. DD11 = 31 + 15 + 26 + 23 + 24 + 26 + 26,5 = 171,5 Нс

t3 =τср. Сч1+τср. ЦК2 =τср. DD13+τср. DD18 = 26 + 26,5 = 52,5

t4 =τср. Бл2+τср. Рг6 =τср. DD5.4+τср. DD20.1+τср. DD25.1 = 15 + 24 + 32.5 = 71.5 Нс

t5 =τср. Бл2+τср. Сч2+τср. Бл4 =τср. DD5.4+τср. DD20.1+τср. DD16 +τср. DD5.3+τср. DD5.4 = 15 + 24 + 32,5 + 15 + 15 = 101,5 Нс

Информация о работе Блок выравнивания порядков двоичных чисел с плавающей запятой