Блок выравнивания порядков двоичных чисел с плавающей запятой

Автор работы: Пользователь скрыл имя, 20 Мая 2012 в 12:14, курсовая работа

Описание работы

Современному человеку трудно представить свою жизнь без электронно-вычислительных машин (ЭВМ). В наши дни уже в каждом третьем доме есть персональный компьютер, зачастую даже не один. Компьютеры используются во всех отраслях науки и техники. Путь человечества к этому достижению был труден и тернист. Все началось с попытки изобрести устройство, способное реализовать простейшие из алгоритмов (сложение и вычитание чисел).
Процесс, который привел к появлению современных компьютеров, был чрезвычайно быстрым.

Файлы: 1 файл

Курсач.docx

— 1.19 Мб (Скачать файл)

t2 =τср. Рг2+τср. Бл1+τср. Прк2+τср. СМ1+τср. Прк3+τср. ЦК1 =

τср. DD2+τср. DD3+τср. (DD8…DD11)+τср. DD12+τср. (DD13…DD16)+τср. DD17

t3 =τср. Сч1+τср. ЦК2 =τср. DD20+τср. DD22

t цикла =2*τср. Бл2+τср. Рг6+τср. Сч2+2*τср. Бл3+τср. Рг5+τср. Бл4+   τср. ЦК2 =τср. DD24*2 +τср. DD31+τср. DD19+τср. (DD26 + DD27)*2+τср. DD18+τср. DD23+τср. DD22

t выполнения операции = t1 + t2 +t3 + t цикла*n , где n-это число повторений цикла (максимум 7), зависящее от разности рс.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 16. Временная диаграмма работы блока ВПДЧ с ПЗ для левой ветви алгоритма.

 

t1 =τср. Рг1 = τср. DD1

t2 =τср. Рг2+τср. Бл1+τср. Прк2+τср. СМ1+τср. Прк3+τср. ЦК1 =

τср. DD2+τср. DD3+τср. (DD8…DD11)+τср. DD12+τср. (DD13…DD16)+τср. DD17

t3 =τср. Рг5+τср. ЦК2 =τср. DD18+τср. DD22

t4 =τср. Бл2+τср. Рг6 =τср. DD26+τср. DD27+τср. DD31

t5 =τср. Бл2+τср. Сч2+τср. Бл4 =2*τср. DD26+τср. DD27+τср. DD19+ τср. DD23

t выполнения операции = t1 + t2 +t3 + t4 + t5

 

3.4. Описание работы БВПДЧ с ПЗ по схеме электрической функциональной.

Схема электрическая функциональная Э2 блока ВПДЧ с ПЗ представлена на чертеже МТКП.430602.000 Э2.

Вначале сигналом Н.У. происходит начальная установка, по ходу которой  счетчик Сч2 (DD19) сбрасывается в ноль.

По сигналу УС1, в момент времени t1 происходит запись числа А в прямом коде в регистр Рг1 (DD1), порядок ра со знаком поступает на преобразователь кода ПрК1 (DD4…DD7), где преобразуется в обратный код. Преобразованный порядок со знаком поступает на входы А сумматора См1 (DD12).

Информация о работе Блок выравнивания порядков двоичных чисел с плавающей запятой