Блок выравнивания порядков двоичных чисел с плавающей запятой

Автор работы: Пользователь скрыл имя, 20 Мая 2012 в 12:14, курсовая работа

Описание работы

Современному человеку трудно представить свою жизнь без электронно-вычислительных машин (ЭВМ). В наши дни уже в каждом третьем доме есть персональный компьютер, зачастую даже не один. Компьютеры используются во всех отраслях науки и техники. Путь человечества к этому достижению был труден и тернист. Все началось с попытки изобрести устройство, способное реализовать простейшие из алгоритмов (сложение и вычитание чисел).
Процесс, который привел к появлению современных компьютеров, был чрезвычайно быстрым.

Файлы: 1 файл

Курсач.docx

— 1.19 Мб (Скачать файл)

ведение

                                                                                                                                                                                                                                                                             

Современному  человеку трудно представить свою жизнь  без электронно-вычислительных машин (ЭВМ). В наши дни уже в каждом третьем доме есть персональный компьютер, зачастую даже не один. Компьютеры используются во всех отраслях науки и техники. Путь человечества к этому достижению был труден и тернист. Все началось с попытки изобрести устройство, способное реализовать простейшие из алгоритмов (сложение и вычитание  чисел).

Процесс, который  привел к появлению современных  компьютеров, был чрезвычайно быстрым.

Точкой отсчета  можно считать начало 17 века (1623 год), когда ученый Вильгельм Шикард создал машину, умеющую складывать и вычитать числа.

В 1938 году Конрад Цузе создает машину, которая оперирует  уже двоичными числами.

В 1946 году в США  была создана первая универсальная  ЭВМ - ENIAC . В ней все еще использовались десятичные операции

В 1951 году создается  принципиально новая ЭВМ - EDVAC. В  этой машине уже применяется двоичная арифметика и используется оперативная  память.

 В ранних моделях компьютеров использовались числа в форме с фиксированной запятой. В дальнейшем возникла необходимость использовать числа с плавающей запятой, для этого сначала применялся сопроцессор, который представлял собой отдельную микросхему. В настоящее время используются технологии, позволяющие процессору обрабатывать числа и с фиксированной и с плавающей запятой, что значительно увеличило его быстродействие.

Арифметика чисел  с плавающей запятой заметно  сложнее, чем с фиксированной. Например, чтобы сложить два числа с  плавающей запятой, требуется предварительно привести их к представлению, когда  оба порядка равны. Такую процедуру  принято называть выравниванием  порядков.

В данном курсовом проекте будет рассмотрен один из возможных алгоритмов и вариантов построения блока выравнивания порядков двоичных чисел с плавающей запятой.  

 

Алгоритм работы блока выравнивания порядков двоичных чисел с плавающей  запятой.

 

 

В данном курсовом проекте должен быть разработан блок выравнивания порядков двоичных чисел  с плавающей запятой (ВПДЧ с ПЗ).

 

Разработан блок ВПДЧ с ПЗ на интегральных схемах 533 серии. Данный узел выполняет операции над двоичными числами с плавающей  запятой форматом n=14. Операнды с шины данных n=14 поступают в прямом коде. Внутри блока используется обратный код. Результат операции выдается на шину данных в прямом коде.

Все перечисленные  особенности блока ВПДЧ с ПЗ приведены  на рисунке 1.

 

 

 

 

 

 

 

 

 

 

Рисунок 1. Обобщенная структура  блока ВПДЧ м ПЗ.

 

 

 

    1. Описание формата данных и результата, диапазона и флагов, используемых в операции.

 

Форматом называется количество двоичных разрядов, отведенных для  изображения операнда и результата в разрядной сетке блока.

Рисунок 2. Формат чисел, поступающих  в блок.

 

D0 – D3 – порядок мантиссы

D4 – знак порядка

D5 – D14 – мантисса

D13 – знак мантиссы

 

 

Функцией данного блока  является выравнивание порядков. При  выравнивании мантисса Ма может обратиться в ноль, необходимо определение флага  Z.

Флаг Z это флаг признака нулевого результата.

Z=1 если результат равен 0.

Z=0 если результат не равен 0.

 

 

    1. Описание алгоритма работы блока ВПДЧ с ПЗ по блок-схеме алгоритма.

В соответствии с блок-схемой алгоритма, показанной на рисунке 5, операнды поступают с шины данных в формате с плавающей запятой, в прямом коде, формат n=14.

Сначала порядки [ра]пр и [рв]пр переводятся из прямого кода в обратный. Затем находится разность порядков [рс]обр=[ра]обр-[рв]обр. Полученная разность порядков [рс] переводится из обратного кода в прямой. Определяется не выйдет ли мантисса Ма за границы формата при коррекции, для этого модуль разности порядков |рс| сравнивается с разрядностью мантиссы, указанной на рисунке 2.

Если |рс| больше разрядности мантиссы, то при коррекции мантисса Ма выйдет за границы формата. Тогда мантисса Ма приравнивается к нулю, порядок ра к рв.

Если |рс| меньше разрядности мантиссы, то при коррекции мантисса Ма останется в границах формата. В таком случае порядок ра приравнивается к рв. Мантисса Ма сдвигается вправо на 1 разряд. Вычитается единица из модуля разности порядков |рс|. Затем модуль разности порядков |рс| сравнивается с нулем.

Если |рс|≠0, то опять происходит сдвиг мантиссы Ма вправо на 1 разряд, вычитание единицы из модуля разности порядков |рс| и сравнение его с нулем.

Когда |рс|=0, это означает что мантиссы Ма и Мв равны, коррекция не требуется. В таком случае происходит выбор и выдача результатов и флагов в прямом коде. [А]пр= [Ма]пр [ра]пр ; [В]пр= [Мв]прв]пр

Информация о работе Блок выравнивания порядков двоичных чисел с плавающей запятой