Лекции по "Технические средства САПР"

 

Технические средства САПР   Лекция 14           Доцент, к.т.н., Алексеев Анатолий Васильевич

АРХИТЕКТУРА МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Параллельный системный  интерфейс MULTIBUS

В настоящее время, существует большое количество устройств, контроллеров, автоматизированных рабочих мест (АРМ), рабочих мест проектировщика (РМП), в общем случае вычислительных систем (ВС), построенных на основе микропроцессорных средств вычислительной техники. Такие микропроцессорные ВС (МПВС) включают в себя наборы как стандартных периферийных устройств (ПУ) - принтеры, сканеры, плоттеры, устройства речевого ввода-вывода, так и не стандартные устройства, например, такие как:

1. Гибридные устройства  - аналого-цифровые преобразователи (АЦП), цифро-аналоговые преобразователи (ЦАП), цифровые управляемые сопротивления (ЦУС);

2. Цифровые устройства - мультиплексоры передачи данных, цифровые датчики;

3. Аналоговые устройства - коммутаторы передачи аналоговых сигналов, усилители,       фильтры.

В микропроцессорных ВС часто применяется системный интерфейс MULTIBUS.

Контроллер – основной элемент  МПВС. Он позволяет строить ВС различной производительности и жизнеспособности, осуществляет арбитраж интерфейса MULTIBUS и позволяет подключать к нему несколько микропроцессорных (МП) модулей.

МП модуль предназначен для арифметико-логической обработки информации и формирования циклов работы интерфейса MULTIBUS.

              

 

 

 

 

 

 

 

 

 

 

 

 

 

 

  

 

 

 

 

В зависимости от исполнения МПВС комплектуются различным набором  стандартных ПУ, подключаемых посредством соответствующих контроллеров.

Для связи с объектами используются контроллеры не стандартных ПУ, которые предназначены для ввода-вывода аналоговых сигналов, ввода-вывода дискретных сигналов, нормализации аналоговых сигналов и т.д.

Также к MULTIBUS могут подключаться модули межмашинного обмена:  интерфейсы ИРПС, ИРПР, сетевой межпроцессорный контроллер, контроллер связи с UNIBUS и т.д.(Рис.)

Использование MULTIBUS позволяет строить ВС с несколькими МП модулями, решающими в один момент времени различные задачи или обрабатывающие различные фрагменты задачи. Распределение функций между микропроцессорами происходит таким образом, чтобы выход из строя одного из микропроцессоров приводит к перераспределению функций между другими. Это снижает общую производительность, но сохраняет работоспособность ВС.

Интерфейс MULTIBUS по организации похож на интерфейс UNIBUS.

Отметим ряд отличий интерфейса MULTIBUS.

 

В MULTIBUS существуют 3 способа распределения адресного пространства:

1. Общее адресное пространство распределяется между ячейками ОЗУ, ПЗУ и регистрами ПУ. Обращение к этим регистрам производится по тем же командам, как и к ячейкам памяти;

2. Регистры ПУ имеют собственное адресное пространство. В этом случае, обращение к устройствам памяти производится командами чтение в память и запись из памяти, а к регистрам ПУ – командами чтение из порта и запись в порт. Поэтому для адресации регистров ПУ используется младший байт шины адреса;

3. Обеспечивается расширение адресного пространства за счет использования 2-х сигналов интерфейса – запрет ОЗУ (INH1) и запрет ПЗУ (INH2). Эти 2 разряда играют роль старших 2-х разрядов памяти, что позволяет использовать одно и тоже адресное пространство для ОЗУ (запрет ОЗУ=1, запрет ПЗУ=0) , ПЗУ (запрет ОЗУ=0, запрет ПЗУ=1) и ПУ (запрет ОЗУ=0, запрет ПЗУ=0).

 

Три способа арбитража в интерфейсе MULTIBUS:

Процедура арбитража  производится по отношению к ЗАПРОСАМ ПРЯМОГО ДОСТУПА и выполняется  арбитром. Возможны три способа арбитража:

1. Параллельный;

2. Последовательный;

3. Параллельно-последовательный;

При параллельном способе арбитража каждое устройство имеет индивидуальные линии запроса прямого доступа и разрешения прямого доступа. В этом случае, время арбитража мало. Однако, необходимо иметь отдельную схему арбитра, что ограничивает число устройств с прямым доступом к памяти (ПДП) из-за ограничения числа входов/выходов схемы арбитра.

Более просто организован последовательный арбитраж, при котором не нужны  линии запросов и сам арбитр. На входе самого приоритетного ПУ всегда присутствует сигнал разрешения, который последовательно транслируется ко всем устройствам, использующим данный уровень разрешения.

Порядок подключения ПУ определяет приоритет устройства. Обычно МП имеет  самый низкий приоритет. Число ПУ, подключаемых к интерфейсу при последовательном арбитраже, ограничено временем распространения сигнала по линии РПDN.

 

 

 

 

 

 

 

  

При параллельно-последовательном арбитраже  к линиям запроса схемы параллельного  арбитража подключается несколько  устройств, соединенных между собой по схеме последовательного арбитража.

 

Упрощенная  структурная схема MULTIBUS

 

 

 

 

 

 

 

                                     

 

 

 

 

БПП – блок приоритетных прерываний

ОП – оперативная память

ПУ – периферийное устройство

МП - микропроцессор

Для осуществления прерывания необходимо в МП передать адрес вектора прерывания. В зависимости от формирования вектора  прерывания различают невекторное и векторное прерывание.

Невекторное прерывание или прерывание с вне интерфейсным заданием адреса вектора прерывания. Блок приоритетных прерываний выделяет из поступающих запросов запрос с наибольшим приоритетом. Сравнивает его номер с порогом прерывания. Номер определяется номером вывода схемы арбитра, с которым соединена данная линия запроса прерываний,.

При векторном  прерывании источник прерывания вслед за запросом выставляет на шинах данных адрес своего вектора прерывания.

На рисунке показана временная  диаграмма векторного прерывания. Устройство, претендующее на занятие интерфейса, выставляет запрос прерывания на одной из линий запросов.

 

 

     

 

 

 

 

 

 

 

 

 

На сигнал прерывания от БПП микропроцессор отвечает двумя сигналами подтверждения  прерывания. Первым из этих сигналов МП подтверждает приём сигнала прерывания и оставляет за собой управление интерфейсом, чтобы гарантировать корректность последующей процедуры. Вторым сигналом МП подтверждает устройству приём выставленного им запроса. БПП выставляет на шине адреса номер принятого для обслуживания запроса. Устройство, опознавшее в адресе себя, выставляет на шине данных адрес вектора прерываний. После получения адреса вектора прерывания, МП приступает к выполнению соответствующей программы обслуживания данного прерывания устройства.

 Иногда требуется смена уровня  приоритета устройства в процессе  работы. Одним из простых способов динамичного изменения приоритета является циклическая смена уровней приоритета устройств после каждого обращения к интерфейсу.

В интерфейсе UNIBUS процедура арбитража выполняется асинхронно. Это позволяет удалять ПУ на значительное расстояние, но существенно снижает быстродействие системы прерывания. В интерфейсе MULTIBUS процедура арбитража синхронизируется синхросигналом. Поэтому интерфейс MULTIBUS рассчитан на ВС с небольшими связями, но позволяет выполнять смену задатчика на шине синхронно со специальным синхросигналом.