Автор работы: Пользователь скрыл имя, 28 Июня 2011 в 15:35, курсовая работа
Технические условия: тип управляющего автомата – Мура; способ кодирования внутренних состояний автомата –эффективный 2 способ; тип триггерных схем – комбинированные синхронные двухтактные RS - триггеры; элементная база логического преобразователя – двухуровневая программируемая логическая матрица; количество входных сигналов УА – 6; количество выходных сигналов (микроопераций) УА – 7; количество микрокоманд УА – 10; количество микроопераций в каждой микрокоманде – 2..5; количество операторных вершин ГСА – 13; количество условных вершин ГСА – 8; разновидность УА – инициальный.
1. Основные особенности теории синхронных автоматов…….………..….…6
2. Общие принципы построения и реализации синхронных
управляющих автоматов………………………………………..…..……...7
2.1 Обобщённая структура и принцип функционирования
синхронных управляющих автоматов.……………….…..……..…........7
2.2 Последовательность синтеза синхронных управляющих
автоматов………………………………………………………..…..…….8
2.3 Начальная формализация задачи синтеза УА……………..……….…9
3. Исходные данные для курсового проектирования…………….…..…......11
4. Автоматное описание управляющего автомата………………..…..……..12
5. Анализ граф _- схемы алгоритма синтезируемого управляющего
автомата и детализация его структурной схемы. Исходные данные
для курсового проектирования………………………….…..………..…......14
5.1 Анализ и разметка граф-схемы алгоритма…………..……..………..14
5.2 Описание управляющего автомата с помощью таблиц переходов
и выходов. …………………………………………….……………….15
6. Структурный синтез управляющего автомата со схемной
реализацией логики управления. ………………..………….…………....16
6.1 Тип элементов памяти. ………….…..…………………..…………...16
6.2 Структурное кодирование входных, выходных сигналов и
состояний автомата. ………….…..………..……………..…………..17
6.3 Детализация блока памяти…………………………………………...19
6.4 Составление расширенной структурной таблицы
переходов и выходов………………………………………………...20
6.5. Составление логических уравнений для выходных сигналов и
функций возбуждения блока памяти ……………………………....21
6.6 Минимизация логических функций возбуждения и выходов….….22
7. Разработка и оформление схемы электрической функциональной
синтезированного синхронного управляющего автомата…………………23
ЗАКЛЮЧЕНИЕ……………………………………………………….……….……25
Литература………………………………………………………….………….26
При реализации системы логических функций на программируемой логической матрице наиболее эффективен метод групповой минимизации.
Он состоит в следующем: в системе логических уравнений для функций возбуждения и функций выходов отыскиваются группы одинаковых элементарных конъюнкций. Для каждой группы вводится фиктивная переменная с каким - либо индексом. Далее все исходные логические уравнения переписываются в терминах фиктивных переменных. Затем на ПЛМ реализуют элементарные конъюнкции, соответствующие каждой фиктивной переменной и их дизъюнкции в соответствии с уравнениями, содержащими фиктивные переменные.
Введём для одинаковых конъюнкций фиктивные переменные z1 – z22.
Пусть:
z1 =
z2 =
z3 =
z4 =
z5 =
z6 =
z7 =
z8 =
z9 =
z10 =
z11 =
z12 =
z13 =
z14 =
z15 =
z16 =
z17 =
z18 =
z19 =
z20 =
z21 =
z22 =
z23 =
z24 =
z25 =
z26 =
z27
=
Тогда
функции возбуждения примут вид:
f1= z4 + z6 + z7 + z8 + z9 + z11+ z12+ z13+ z14+ z20+ z21+ z22
f2= z1+ z4 + z5 + z8 + z10 + z13 + z17 + z18 + z19+ z20+ z21
f3= z3+ z5 + z7 + z8 + z9 + z10 + z12 + z13 + z17
f4= z3+
z16 + z17 + z18+ z19
А
функции выходов:
y1= z20 + z22 + z9
y2= z24 + z25 + z14 + z26 + z17 + z27 + z21
y3= z14 + z21 + z22
y4= z23 + z14 + z26 + z21
y5= z23 + z9 + z25 + z26 + z27 + z20
y6= z24 + z14 + z26 + z21
y7= z23
+ z14 + z26
+ z22
7.
Разработка и оформление
схемы электрической
функциональной
Схема электрическая функциональная синтезируемого УА состоит из объединённых схем функциональных блока памяти (рисунок 7) и логического преобразователя, реализованного на двухуровневой программируемой логической матрице (ПЛМ).
ПЛМ
– это интегральные схемы, позволяющие
оперативно реализовывать достаточно
сложные многовыходные
Схема
электрическая функциональная управляющего
автомата изображена на рисунке 8.
Рис. 7
Как
видно из рисунка 7, ПЛМ состоит из
блока инверторов входных логических
переменных (х1 ...х6) и двух
матриц. Матрица И реализует на шинах z1...z22
элементарные конъюнкции с любым набором
прямых и инверсных значений логических
переменных х1 ...х6, а матрица
ИЛИ реализует элементарные дизъюнкции
с элементарными конъюнкциями, сформированными
на шинах z1...z22. Матрицы И и
ИЛИ представляют собой систему перпендикулярных
проводников, в узлах пересечения которых
располагаются полупроводниковые элементы,
реализующие с резисторами нагрузки операции
И и ИЛИ. Операция И реализуется при помощи
диодов, а операция ИЛИ - при помощи триодов.
Информация о работе Синтез синхронного управляющего автомата