Синтез синхронного управляющего автомата

Автор работы: Пользователь скрыл имя, 28 Июня 2011 в 15:35, курсовая работа

Описание работы

Технические условия: тип управляющего автомата – Мура; способ кодирования внутренних состояний автомата –эффективный 2 способ; тип триггерных схем – комбинированные синхронные двухтактные RS - триггеры; элементная база логического преобразователя – двухуровневая программируемая логическая матрица; количество входных сигналов УА – 6; количество выходных сигналов (микроопераций) УА – 7; количество микрокоманд УА – 10; количество микроопераций в каждой микрокоманде – 2..5; количество операторных вершин ГСА – 13; количество условных вершин ГСА – 8; разновидность УА – инициальный.

Содержание работы

1. Основные особенности теории синхронных автоматов…….………..….…6
2. Общие принципы построения и реализации синхронных
управляющих автоматов………………………………………..…..……...7
2.1 Обобщённая структура и принцип функционирования
синхронных управляющих автоматов.……………….…..……..…........7
2.2 Последовательность синтеза синхронных управляющих
автоматов………………………………………………………..…..…….8
2.3 Начальная формализация задачи синтеза УА……………..……….…9
3. Исходные данные для курсового проектирования…………….…..…......11
4. Автоматное описание управляющего автомата………………..…..……..12
5. Анализ граф _- схемы алгоритма синтезируемого управляющего
автомата и детализация его структурной схемы. Исходные данные
для курсового проектирования………………………….…..………..…......14
5.1 Анализ и разметка граф-схемы алгоритма…………..……..………..14
5.2 Описание управляющего автомата с помощью таблиц переходов
и выходов. …………………………………………….……………….15
6. Структурный синтез управляющего автомата со схемной
реализацией логики управления. ………………..………….…………....16
6.1 Тип элементов памяти. ………….…..…………………..…………...16
6.2 Структурное кодирование входных, выходных сигналов и
состояний автомата. ………….…..………..……………..…………..17
6.3 Детализация блока памяти…………………………………………...19
6.4 Составление расширенной структурной таблицы
переходов и выходов………………………………………………...20
6.5. Составление логических уравнений для выходных сигналов и
функций возбуждения блока памяти ……………………………....21
6.6 Минимизация логических функций возбуждения и выходов….….22
7. Разработка и оформление схемы электрической функциональной
синтезированного синхронного управляющего автомата…………………23
ЗАКЛЮЧЕНИЕ……………………………………………………….……….……25
Литература………………………………………………………….………….26

Файлы: 1 файл