Разработка микропроцессорного устройства

     Условное  обозначение шифратора показано на рисунке 4. Символ CD образован из букв, входящих в английское слово coder (кодер). Шифратор называется 8-3, так как имеет 8 входов и 3 выхода. Входы показаны слева, они обозначаются десятичными цифрами 0, 1, 2, …, 9, выходы шифратора – справа. Цифрами 1, 2, 4, обозначены весовые коэффициенты двоичных разрядов, соответствующие отдельным выходам.

      Дешифратором или декодером (decoder) называют кодирующее устройство, преобразующее двоичный код в десятичный. На вход дешифратора подается двоичное число. Сигнал появляется на выходе, номер которого соответствует поданному на вход двоичному числу.

     Если  декодер имеет n входов, m выходов  и использует все возможные наборы входных данных, то m=2ⁿ. Такой декодер называется полным. Как и полные шифраторы, полные дешифраторы используются редко, поэтому чаще всего для дешифраторов справедлива формула m << 2ⁿ.

     Входы декодера нумеруют не порядковыми номерами, а в соответствии с весами двоичных разрядов 1, 2, 4, 8. Выходы нумеруются десятичными числами, соответствующими отдельным комбинациям входных сигналов. Условное обозначение дешифратора 3-8 (3 входа и 8 выходов) показано на рисунке 5.

     Дешифраторы часто имеют разрешающий вход Е (от англ. enable – давать возможность). При Е=1 дешифратор работает как обычно, при Е=0 на всех выходах устанавливаются неактивные уровни независимо от поступившего кода (см. рис. 5). В схемах дешифраторы обозначаются DC. 
 

6.5 Сумматоры 

     Сумматор – цифровое устройство, выполняющее операции арифметического сложения над числами.

     Если  сумматор предназначен для сложения двух входных двоичных кодов, то выходной код будет равен арифметической сумме этих двух входных кодов. Например, если один входной код = 7 (0111), а второй = 5 (0101), то суммарный код на выходе будет = 12 (1100).

     При необходимости сумматоры с помощью  некоторых вспомогательных операций могут выполнять алгебраическое сложение, вычитание, умножение, деление, сравнение и другие действия с  числами.

     Классификация сумматоров

     Сумматоры классифицируются по следующим признакам:

     1). По основанию системы счисления чисел, с которыми оперирует сумматор, сумматоры бывают двоичные, десятичные и двоично-десятичные;

     2). По способу обработки многоразрядных чисел сумматоры делят на последовательные и параллельные. В сумматорах последовательного действия цифры какого-либо числа, начиная с младшего разряда, последовательно передаются в канал, обладающий ёмкостью в одну цифру. В сумматорах параллельного действия все цифры числа передаются одновременно, поэтому ёмкость канала должна быть N цифр. В таком устройстве передача всего числа осуществляется за такое же время как у последовательного одна цифра. Сумматоры последовательного действия обладают более низким быстродействием. Суммирование может так же осуществляться параллельно-последовательно и последовательно-параллельно.

     3). По количеству обрабатываемых разрядов сумматоры бывают одноразрядные и многоразрядные (2-х, 3-х разрядные и т. д.).

      В схемах сумматоры обозначаются буквами  SM.

     Двоичный сумматор

     Двоичные  сумматоры складывают только двоичные числа. Одноразрядный цифровой двоичный сумматор предназначен для сложения двух двоичных чисел и имеет три  входа: два входа слагаемых (обозначаются А и В) и вход переноса С от предыдущего  сумматора (от английского carry – перенос). Выходов у одноразрядного двоичного сумматора два: S – выход суммы, Р – выход переноса к следующему сумматору.

      Одноразрядный двоичный сумматор показан на рисунке 6. 
 
 

Рисунок 6 – Одноразрядный двоичный сумматор

      Из одноразрядных сумматоров составляются многоразрядные сумматоры, предназначенные для сложения многоразрядных двоичных чисел. Такой сумматор имеет n входов разрядов слагаемого А, n входов разрядов слагаемого В и вход переноса C. Выходами сумматора являются n выходов разрядов суммы S и выход переноса P (см. рисунок 7).  
 
 
 
 

      Рисунок 7 – Двухразрядный двоичный сумматор

6.6 Компараторы

     Компаратор (другое название – схема отношений) – это электронная схема, принимающая на свои входы два аналоговых сигнала и выдающая логический ноль или логическую единицу в зависимости от того, какой из сигналов больше. Компараторы позволяют аппаратурным способом, без выполнения программных операций, сравнивать между собой по качественным отношениям кодовые комбинации. Проще говоря, компараторы сравнивают два входных кода и выдают на выход сигнал о результатах сравнения. На схемах компараторы обозначаются: Comp или двумя символами равенства: = =.

     При сравнении чисел кодовые отношения  определяются функциями отношений  БОЛЬШЕ или МЕНЬШЕ. При равенстве всех разрядов действует кодовое отношение РАВНО.

     Функции кодовых отношений обозначаются: F (БОЛЬШЕ), L (МЕНЬШЕ) и В (РАВНО). Отношения определяются на основе последовательного опроса состояний разрядов чисел, начиная со старших разрядов. Способ опроса может быть последовательный, по типу сквозного переноса, или одновременный, по типу группового переноса.

     Компараторы строятся на основе логических элементов, например, на так называемых триггерах  Шмидта. Триггер Шмидта – не компаратор по своей природе, но устройство с очень схожей областью применения. Другое название этого триггера – несимметричный триггер. Триггер Шмидта стоит особняком в семействе триггеров: он имеет один вход, один выход и не обладает свойствами запоминающего элемента. Такой триггер содержит два последовательно подключенных инвертора, охваченных положительной обратной связью. Простейшая схема триггера Шмидта показана на рисунке 8.  
 

Рисунок 8 – Триггер Шмидта 

     В триггере Шмидта переход из одного устойчивого состояния в другое осуществляется при определенных уровнях входного напряжения.

    Если  на вход триггера Шмидта подавать нарастающее  напряжение, то при некотором уровне напряжения в определённый момент времени  напряжение на выходе скачком переходит  из состояния 0 в состояние 1. Если уменьшать напряжение на входе до некоторого напряжения, то напряжение на выходе скачком переходит из состояния 1 в состояние 0. Таким образом, триггер Шмидта обладает гистерезисным характером.

     Рассмотрим схему 4-х разрядного компаратора, сравнивающего величины двух 4-х разрядных чисел. Такой компаратор будет иметь 8 входов: 4 для первого сравниваемого 4-х разрядного числа (обозначаются А₀…А₃) и 4 – для второго (В₀…В₃). Кроме того, компаратор имеет три управляющих входа для подачи разрядности (обозначаются А>В, А<В, А=В). Выходов у компаратора три (А>В, А<В, А=В) для выдачи результатов сигналов   (см.рис. 9) 
 
 
 

      Рисунок 9 – 4-х разрядный компаратор

7  Логическая схема  комбинационного  узла микропроцессора 

Заключение  

     В данном курсовом проекте были рассмотрены  два подхода к построению процессорного  устройства: принцип схемной логики и принцип программируемой логики, представлена их сравнительная характеристика. Осуществлено знакомство с операционным устройством и устройством управления. Рассмотрено понятие алгоритма, его виды и свойства. Построен и описан алгоритм операционного устройства. Изучены понятия микрооперации, макрооперации, микрокоманды. Построены схемы алгоритмов в микрооперациях, макрооперациях и микрокомандах. Построен граф функционирования. Рассмотрены основные цифровые устройства, входящие в состав микропроцессора: триггеры, регистры, счётчики, сумматоры, шифраторы, дешифраторы и компараторы. Построена схема микропроцессорного устройства.  
 
 
 
 
 
 
 
 
 

Список литературы 

1. Каган Б. М. Электронные вычислительные машины и системы – М.: Энергоатомиздат, 1991. – 546 с.
2. Калабеков Б. А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. – Горячая линия – Телеком, 2003. – 336 с.
3. Калиш Г. Г. Основы вычислительной техники. Учебное пособие для средних профессиональных учебных заведений. – М.: Высшая школа, 2000. – 271 с.
4. Могилёв А. В. Информатика – М.: Издательский центр «Академия», 2000. – 816 с.
5. Преснухин Л. Н., Воробьёв Н. В., Шишкевич А. А. Расчёт элементов цифровых устройств: Учебное пособие. – М.: Радио и связь, 1998. – 296 с.
6. Савельев А. Я. Электронные вычислительные машины. – М.: Высшая школа, 1997. – 274 с.
7. Стрыгин В. В., Щарев Л. С. Основы вычислительной, микропроцессорной техники и программирования. – М.: Высшая школа, 1999. – 346 с.

Угрюмов Е. А. Цифровая схемотехника. – Санкт-Петербург, «БХВ», 2000. – 528 с.