Одной из важнейших характеристик процессора является его разрядность, то есть над операндами какой разрядности может выполнять операции его арифметическо-логическое устройство (АЛУ). Разрядность процессора определяет диапазон чисел, с которыми он может работать, и точность их представления. Если разрядность операндов превышает разрядность АЛУ, то они обрабатываются не одной, а несколькими командами, что, естественно, увеличивает время получения результата. Современные универсальные процессоры, которые составляют основу рабочих станций и серверов, как правило, являются 32-х и 64-х разрядными устройствами. Специализированные процессоры могут иметь и существенно большую разрядность.

     Команда процессора определяет необходимые  для выполнения действия. Поскольку  такими действиями могут быть выполнение арифметических и логических операций, операций пересылок данных, управления потоком команд – команды условных и безусловных переходов, ввода и вывода информации, вызова процедур и многие другие, то процессору требуется система команд. Чем больше разнообразных команд в системе команд процессора, тем большие возможности он предоставляет для программирования.

     Так как основным назначением процессора является выполнение вычислений, то большинство  команд содержат поля с кодами выполняемой  операции и адресами операндов, над которыми эти операции выполняются. Очевидно, что при выполнении операции процессор должен выбрать по указанным адресам один или два операнда, выполнить указанное командой действие и поместить результат также по заданному адресу. Количество указываемых в коде команды операндов определяет адресность процессора. По этому признаку различают:

     безадресные процессоры: адреса операндов и результата являются фиксированными. Примером безадресных процессоров являются устройства со стековой организацией внутренней памяти, иногда называемой памятью «магазинного» типа. Под «магазином» здесь понимается магазин стрелкового оружия, когда последний вставленный в него патрон первым направляется в ствол. Таким же образом заполняется стек памяти: последний загруженный операнд – вершина стека, подается на вход АЛУ. Вторым операндом является предпоследний из загруженных операндов – подвершина стека. Результат операции записывается в вершину стека, а место подвершины занимает следующий операнд;

     одноадресные процессоры: адрес одного из операндов задается в коде команды, а второй операнд всегда находится в фиксированном регистре, называемым «аккумулятором». Результат операции сохраняется в аккумуляторе;

     двухадресные процессоры: в коде команды указываются адреса обоих операндов. Результат выполнения команды сохраняется по адресу одного из операндов;

     трехадресные процессоры: в коде команды указываются адреса операндов и адрес, по которому необходимо сохранить результат операции.

     Очевидно, что трехадресные процессоры наиболее предпочтительны с точки зрения предоставления большей гибкости по работе с операндами и требуют меньшего количества команд для выполнения вычислений. В процессорах меньшей адресности требуются дополнительные команды, чтобы записать операнды в фиксированные регистры, предварительно сохранить один из операндов, если на его место записывается результат операции, а он будет нужен в последующих операциях. Однако увеличение адресности процессора приводит к увеличению разрядности команды и усложнению схем её декодирования, увеличению управляющего оборудования и, как правило, наличию мультиплексоров на входе АЛУ, то есть, к общему усложнению и увеличению оборудования.

     Операнды  могут находиться в регистрах  процессора, в коде команды, в ячейках  оперативной памяти следом за командой и в любых других произвольных ячейках. Способы задания местонахождения операндов называются методами адресации.

     Если  операнд находится в регистре процессора, то в поле команды задается номер этого регистра. Если же операнд  находится в ячейке памяти, то возможны разнообразные способы задания его адреса. Адрес может находиться в одном из регистров процессора, в ячейке оперативной памяти, вычисляться процессором относительно некоторого базового значения или задаваться другим способом. Чем больше способов адресации реализованы в процессоре, тем более содержательными и эффективными являются его команды и тем меньшее их количество требуется для решения задачи. Но, как и в случае с увеличением адресности, реализация большого количества методов адресации приводит к усложнению и увеличению оборудования процессора.

     Отмеченная  ранее эффективность многоадресных  процессоров с большим количеством  команд и развитыми методами адресации  является достаточно условной, так  как частота использования отдельных команд и методов адресации существенно зависит от класса решаемых задач. Усложнение же аппаратуры приводит к увеличению рабочего такта процессора, то есть к снижению количества команд, выполняемых за единицу времени. Все это привело к появлению двух различных процессорных архитектур:

• CISC (Complete Instruction Set Computer) - процессоры с полным набором команд;
• RISC (Reduced Instruction Set Computer) – процессоры с сокращенным набором команд.

     CISC процессоры содержат развитые системы команд со сложными системами адресации. Как правило, они используются в больших вычислительных машинах, например, мейнфреймах, или универсальных компьютерах, ориентированных на использование в качестве отдельной рабочей станции. Процессоры компании Intel серий х86 и Pentium являются представителями CISC архитектуры.

     RISC процессоры, хоть и являются универсальными, но в большей степени ориентированы на использование в высокопроизводительных рабочих станциях и серверах, количество процессоров в которых может составлять десятки и сотни единиц. Ограниченный набор команд и простые методы адресации позволяют сократить количество требуемого оборудования, упростить структуру процессоров и повысить рабочую тактовую частоту, что компенсирует увеличение длины их программ.

     Для повышения производительности процессоров используются различные структурные методы, наиболее распространенными из которых является параллельная работа отдельных узлов и организация конвейера выполнения команд.

     Под параллельной работой понимается выполнение в одном рабочем такте процессора нескольких операций, например, работа АЛУ и выборка операнда из оперативной памяти, выполнение операции ввода или вывода, вычисление адреса команды или операнда и другие. Как правило, для этого требуется некоторое дополнительное оборудование.

     Конвейерное выполнение команд, также называемое совмещением выполнения операций, является частным случаем параллельной работы узлов процессора. Оно основано на том, что, в большинстве случаев, выполняемые процессором команды  находятся в последовательных ячейках памяти. Выполнение процессором простой команды можно разбить на четыре этапа: выборка команды из памяти, её декодирование, выполнение операции и сохранение результата. Так как эти четыре этапа выполнения команды поддерживаются различными узлами процессора, то возможно совмещение выполнения последовательности четырех команд. При этом в одном такте процессора записывается результат первой команды последовательности, выполняется операция, заданная второй командой, декодируется третья и выбирается из памяти четвертая. Таким образом, при выполнении последовательности коротких команд производительность процессора увеличивается в четыре раза.

     На  самом деле получить такую степень  повышения производительности процессора не удается из-за того, что в программах существуют команды условных и безусловных переходов, вызовов процедур, а в конвейере возможны конфликтные ситуации, изменяющие гладкую последовательность выполнения команд. С увеличением уровней совмещения операций количество факторов, нарушающих работу конвейера команд, увеличивается и существенным образом усложняется схема управления процессором. Поэтому обычно в процессорах универсальных вычислительных машин ограничиваются 4-5 уровнями совмещения выполнения операций. Но организация конвейера выполнения команд, тем не менее, является наиболее эффективным структурным методом повышения  производительности и применяется практически во всех современных процессорах. 

                              Подсистема памяти

     Организация подсистемы памяти существенным образом влияет на производительность вычислительной машины. В памяти хранятся команды выполняемой программы и операнды. Если цикл работы памяти превышает цикл работы процессора, то последний  вынужден простаивать в ожидании следующей команды или операнда.

     Поскольку с увеличением объема памяти увеличивается  цикл её работы, а с использованием быстродействующей памяти существенно  увеличивается её цена, то в компьютерах, в качестве компромиссного решения, применяется  многоуровневая организация памяти, когда в самом процессоре находится регистровая или сверхоперативная кэш память небольшого объема, а следующими уровнями являются оперативная и дисковая памяти. При этом каждая из упомянутых памятей может также строится по многоуровневому принципу. Это определяется особенностью реализации процессора, решаемых компьютером задач, используемых микросхем или устройств памяти и общим необходимым её объемом.

     Организация многоуровневой памяти основывается на принципе локальности обращений  в неё процессора. То есть на том, что большинство программ выполняет обращение к командам и данным не равновероятно по всему объему памяти, а в ограниченном диапазоне адресов. Тогда блок памяти, с адресами которого в данный момент работает процессор, можно поместить в быстродействующую кэш память. Если происходит обращение к ячейке памяти, которой нет в кэш, то организуется обращение к следующему уровню памяти и из него загружается новый блок команд и данных. Очевидно, что чем больше объем памяти определенного уровня, тем больше вероятность, что необходимые команды и данные будут находиться именно в ней. Чтобы повысить эффективность использования кэш памяти в ней хранят содержимое нескольких блоков адресов. В этом случае при необходимости загрузки нового блока сначала для него освобождают место - на более низкий уровень памяти загружается, как правило, блок, который дольше всего не использовался, а на его место загружают новый. Примерно такой механизм взаимодействия реализуется между всеми уровнями памяти.

     При любой организации памяти производительность процессора В значительной степени определяется временными характеристиками оперативной памяти. Оперативная память при наличии кэш памяти должна как можно быстрей удовлетворять её запросы, а при её отсутствии работать не медленнее процессора. По этой причине даже при наличии сверхоперативной памяти используют различные методы повышения её пропускной способности. Базовыми методами являются увеличение разрядности шины данных, использование расслоения и независимых банков памяти.

     Кэш память обычно имеет разрядность шин данных соответствующую количеству разрядов в слове процессора, поскольку большинство компьютеров выполняют обращения именно к этой единице информации. Увеличение в два или четыре раза разрядности шины данных оперативной памяти позволяет за один цикл её работы считывать несколько слов процессора и во столько же раз увеличивает её пропускную способность.

     Реализация  оперативной памяти с использованием некоторого множества микросхем  позволяет использовать заложенный в ней потенциальный параллелизм. Для этого микросхемы памяти объединяются в банки или модули, содержащие фиксированное число слов, причем только к одному из этих слов банка возможно обращение в каждый момент времени. Чтобы получить большую скорость доступа, нужно осуществлять одновременный доступ к нескольким банкам памяти. Одна из общих методик, используемых для этого, называется расслоением памяти. При расслоении памяти банки организуются так, чтобы N последовательных адресов памяти i, i + 1, i + 2, ..., i + N-1 приходились на N различных банков. Степень или коэффициент расслоения определяют распределение адресов по банкам памяти. Схема управления памятью реализует конвейер совмещения обращений к различным блокам памяти. Такая организация памяти увеличивает в N раз обращения по последовательным адресам, что является характерным при загрузке информации в кэш память и сохранении одного из её блоков. При подобной организации оперативной памяти можно использовать для неё микросхемы в N раз более медленные, чем микросхемы кэш памяти и не увеличивать разрядность шины данных.

     Наиболее  общим случаем расслоения памяти является возможность реализации нескольких независимых обращений, когда несколько  контроллеров памяти позволяют банкам памяти работать самостоятельно. Такое  решение наиболее характерно для многопроцессорных компьютеров.

     Управление  различными уровнями памяти осуществляется программами ядра операционной системы, которые распределяют блоки данных по уровням и организуют между  ними обмены.