Сигнальные процессоры

Слово адреса памяти ввода/вывода

Дополнительный канал связи  через область памяти ввода/вывода процессора ADSP-2181 может использоваться хост-машиной. Если при сопряжении для передачи управляющей информации с системной шины используется набор

 

регистров данных и при этом также  должно передаваться значительное количество дискретизированных данных, следует отобразить регистры управления как периферийные устройства в памяти ввода/вывода и передать дискретизированные данные через порт IDMA. Одновременое использование каналов прямого доступа к памяти и памяти ввода/вывода увеличивает скорость передачи данных по системной шине.

Примечание: Как и в случае остальных  процессоров семейства ADSP-2100, для описания отображенных в карте памяти портов ввода/вывода можно воспользоваться директивой ассемблера .PORT . Эта директива описывает (в процессоре ADSP-2181) порты ввода/вывода, отображенные в сегментах оверлейной памяти программы или данных. Если вы хотите использовать эту директиву, убедитесь во время прогона программы, что во время описания порта ваша программа находится в правильном сегменте оверлейной памяти программы или данных; ни ассемблер, ни редактор связей не выставят флажки ошибки при проверке директивы .PORT, которая относится к оверлейной памяти, поскольку такая ошибка может быть обнаружена только при прогоне программы. Ключевое слово "Ю" не работает с директивой .PORT, поэтому обозначьте адреса памяти ввода/ выводами символами-метками, для чего используйте макрокоманду #define. Наилучшим способом применения директивы .PORT является ее использование для отображения устройств, применяющихся для решения нетипичных для ADSP-2181 задач; в остальных случаях используйте область памяти ввода/вывода для отображения устройств ввода/вывода.

 

К слайду десятому.

Выбор составной памяти процессора ADSP-2181

В процессоре ADSP-2181   имеется программируемый сигнал выбора CMS

отображенных в различных областях памяти устройств с сохранением  таких же временных характеристик, как и в случае сигналов выбора определенного вида

памяти( PM S , DMS,BMS,DMS).

В зависимости от значения группы разрядов CMSSEL в регистре управления программируемыми флагами и выбором составной памяти (см. слайд) CMS соответствующего сигнала (или сигналов) выбора памяти. Каждый сигнал выбора памяти  может быть  разблокирован отдельно.  После  перезапуска,  CMSSEL установлен таким образом, что сигналы PMS,DMSи DMSразрешены, a BMSзаблокирован.

 

Считывание из внешней памяти - оверлейная память и

память ввода/вывода

Процессор может считать данные либо из оверлейной памяти программы, либо из оверлейной памяти данных, либо из памяти ввода/вывода. Указанные операции чтения выполняются в следующей  последовательности (см. рис. 10.34).

1. ADSP-2181 выполняет операцию чтения из внешней памяти; адрес, по которому осуществляется считывание, выводится на шину адреса и выставляются сигналы PM S,DMS,BMSили DMSи RD. (Выставление сигнала CMSзависит от его конфигурации).

2. Внешнее периферийное устройство выводит данные на шину данных.
3. ADSP-2181 считывает данные и снимает сигнал RD.

Сигнал WRне выставляется в течение всей операции считывания из внешней памяти.

Обратите внимание, что при обращении  к внутренней памяти процессора ADSP-2181 не выводится никаких внешних сигналов: на выводах PMS,DMS,BMS,DMS,RDи WRсохраняется высокое напряжение (сигналы не выставляются), а шины адреса и данных находятся в третьем состоянии.

Запись во внешнюю память - оверлейная память и память

ввода/вывода

Процессор может осуществить запись данных либо в оверлейную память программ, либо в оверлейную память данных, либо в область памяти ввода/вывода.

1)ADSP-2181 выполняет операцию записи во внешнюю память; адрес, по 
которому записываются данные, выводится по шине адреса, данные выводятся по

шине данных, и выставляются сигналы PMS, DMS, BMSили DMSи WR.

2)Внешнее периферийное устройство сохраняет данные.

3) ADSP-2181 перестает выводить адрес и данные по внешним шинам и WRRD

 

К слайду 11. 

Синхронные последовательные порты SPORT0, SPORT1 (см слайд) поддерживают множество протоколов передачи данных и могут использоваться для связи процессоров в многопроцессорной вычислительной системе. Структурная схема SPORTn (n = 0, 1) представлена на рис. 1.10.

На рис. 1.10 сделаны следующие  обозначения: SCLK (SerialCLocK) – сигнал  синхронизации; RFS (ReceiveFrameSynchronization) – синхросигнал принимаемого фрейма; TFS (TransmitFrameSynchronization) – синхросигнал передаваемого фрейма; DR (SerialDataReceive) – принимаемые данные; DT (SerialDataTransmit) – передаваемые данные.

Последовательный порт передает данные через DT, а принимает –  через DR. Прием и передача может  происходить одновременно, что поддерживает режим полного дуплекса. Передаваемые (принимаемые) биты синхронизируются сигналом SCLK, который может выходным, если его генерирует сам порт, или входным, если его генерирует внешний генератор. Сигналы фреймовой синхронизации RFS, TFS отмечают начало передаваемого  слова или потока последовательных слов.

Из рис. 1.10 видно, что для передачи слова в последовательный канал связи достаточно записать его (через DMD шину) в регистр ТХ. Из него оно загружается в сдвиговый регистр передачи и затем побитно (старшими разрядами вперед) выдается на линию DT. Выдача каждого бита синхронизируется сигналами SCLK.

Принимаемые данные поступают  с линии DR в сдвиговый регистр  приема. После приема целого слова  оно автоматически загружаются  в регистр RX откуда через DMD шину может быть считано процессором. Прием каждого бита также синхронизируется сигналами SCLK. И принимаемые, и выдаваемые данные могут быть подвергнуты сжатию с помощью узла сжатия данных.

 

К слайду 12.

Последовательные порты  процессора имеют следующие особенности:

·        Двунаправленность: каждый SPORT имеет независимые блоки приема и передачи;

·        Двойная буферизация: блоки приема и передачи SPORT имеют регистры для связи с внутренними ресурсами процессора (регистры принимаемых и передаваемых данных соответственно) и сдвиговые регистры, поддерживающие связь с внешними устройствами микропроцессорной системы. Двойная буферизация позволяет уменьшить время обслуживания порта со стороны процессора;

·        Синхронизация: каждый SPORT может использовать внешний сигнал синхронизации или генерировать свой собственный в широком диапазоне частот вплоть до 0 Гц (см. п. 1.12.2);

·        Длина слова: каждый SPORT поддерживает обмен словами длиной от трех до шестнадцати бит (см. п. 1.12.2);

·        Фреймовая синхронизация: каждый SPORT поддерживает обмен данными как с фреймовой синхронизацией (см. п. 1.12.2) каждого слова, так и без нее.  Фреймовые сигналы могут генерироваться как самим портом, так и внешними устройствами. Активный уровень фреймовых сигналов (низкий/высокий) может устанавливаться программно; (есть битовая синхронизация , тоесть к у тебя в курсаче когда выходят синхроимпульсы и они обозначают выходящие бита это фреймовая , она обозначает слово ну тоесть 8 бит)

·        Аппаратное уплотнение данных: каждый SPORT может производить уплотнение данных

·        Автобуферизация: каждый SPORT может автоматически принимать/передавать целый кольцевой буфер данных с одним циклом перевода указателя на начало буфера . Передача данных из буфера в порт и обратно происходит автоматически без вмешательства программы;

·        Прерывания: блоки приема и передачи каждого SPORT генерируют запросы на прерывания после выполнения приема/передачи как слова, так и целого буфера;

·        Многоканальность: SPORT0 может получать/передавать данные избирательно от 24 или 32 каналов последовательного потока битов в режиме временного мультиплексирования. Это особенно полезно для поддержки Т1 интерфейса или локальной сети процессоров;

·        Многофункциональность: вместо последовательного порта SPORT1 может быть сконфигурирован на прием двух запросов на прерывания IRQ0# и IRQ1#, а также прием сигнала FlagIn и выдачу сигнала FlagOut. Единственный не конфигурируемый сигнал – это синхросигнал.  

После приема или передачи слова данных последовательные порты  формируют запросы на прерывания.  

Для передачи данного через  последовательный порт достаточно записать его в регистр ТХ. После этого  активизируется фреймовый сигнал TFS и содержимое регистра ТХ перезаписывается в сдвиговый регистр передачи. Сдвиговый регистр передачи последовательно  выталкивает выдаваемое слово бит  за битом в канал связи, начиная  с самого старшего бита. Выдача очередного бита происходит по фронту сигнала SCLK.

После выдачи самого старшего бита SPORT генерирует запрос на прерывание по передаче. Регистр ТХ является доступным, хотя передача слова еще не завершилась.

Блок приема данных принимает  из канала связи последовательные биты в сдвиговом регистре приема (см. рис. 1.10). После приема целого слова оно перезаписывается в регистр RX и формируется запрос на прерывание по приему.

 

 

К слайду 13(TEXAS).

Три серии - TMS320С2000, TMS320С5000 и TMS320С6000, по мнению экспертов компании, в ближайшем будущем должны покрыть  весь диапазон возможных применений ПЦОС, предоставляя потребителю выбор  ПЦОС по критерию "производительность / стоимость / потребляемая мощность".

Рассмотри более подробно серию TMS320С2000,  процессоры этой серии  отличаются развитой периферией и невысокой  стоимостью.

Остановимся более подробно на ПЦОС серии TMS320С2000.

Наличие четырехкаскадного  конвейера позволяет ПЦОС TMS320C2xx выполнять большинство команд за один такт (Такт процессора— промежуток между двумя импульсами тактового генератора, который синхронизирует выполнение всех операций процессора). Процессор содержит средства управления прерываниями, повторного выполнения операций и вызова подпрограмм и функций. Типовая структура ПЦОС TMS320C2xx приведена на рисунке. Все ПЦОС серии имеют одинаковое процессорное ядро и отличаются различными конфигурациями памяти и внутрикристальной периферией. Все устройства, кроме TMS320C209, имеют по одному синхронному и одному асинхронному последовательному порту.

Синхронный порт предназначен для обмена с другим процессором, кодеком (шифратор/дешифратор) и внешними периферийными устройствами. Порт имеет два буфера памяти емкостью по четыре слова с дисциплиной доступа FIFO и механизмом генерации прерываний. Максимальная скорость обмена через синхронный порт равна половине тактовой частоты процессора (для 40 МГц — скорость обмена 20 Мбит/с).

Асинхронный последовательный порт предназначен для обмена данными  с другими устройствами. При обмене используется 8-битовое представление  данных с 1 стартовым и 1 или 2 стоповыми битами.

Скорость обмена может  достигать 250 000 10-битовых знаков в  секунду.

 

К слайду 14(TEXAS).

Серия TMS320С2xx состоит из двух подсерий ПЦОС: TMS320С20х и TMS320С24х.

 

К слайду 15(TEXAS)

Рассмотри ПЦОС TMS320С20х.

TMS320С20х - ПЦОС общего  назначения с производительностью  до 40 MIPS(миллион инструкций в секунду). Имеют полностью статическую структуру для уменьшения энергопотребления, встроенную Flash-память и широкий набор периферийных устройств. ПЦОС TMS320С20х специально оптимизированы по стоимостным параметрам, чтобы обеспечить их применение в недорогих массовых устройствах, но при этом остаются мощными ПЦОС. Структурная схема представлена на слайде.

>Ядро (центральный процессор) ПЦОС TMS320С20x

Процессоры серии  базируются на одном и том же ядре (центральном процессоре). Это 16-разрядное  ядро ПЦОС общего назначения включает 32-разрядное АЛУ, 32-разрядный аккумулятор, однотактовый умножитель 16х16, набор сдвигателей (shifters) и регистры состояния и управления. Ядро имеет развитые средства адресации - 8 дополнительных 16-разрядных адресных регистров, для формирования адреса памяти.<

Программируемый генератор задержек

Устройство служит для  увеличения длительности цикла обмена по шине до 7 машинных тактов при обмене с медленными внешними устройствами или с медленной внешней памятью. Он работает без использования какого-либо внешнего аппаратного обеспечения. Количество тактов задержки задается для набора областей памяти через  регистры конфигурации.

Расширенный синхронный последовательный порт

Устройство представляет собой синхронный программируемый  последовательный порт с максимальной тактовой частотой, равной половине тактовой частоты процессора, что дает скорость передачи до 20 МБит/с. Он может использоваться для подключения ЦАП, АЦП, кодеков и другой периферии с последовательным интерфейсом, а также для соединения процессоров в многопроцессорных устройствах. Со стороны процессора как в приемном, так и в передающем канале порта имеется FIFO-буфер. Порт имеет гибкую программируемую структуру генерации тактовых импульсов и синхронизации, а также программируемые режимы работы. Возможна работа как с 8-, так и с 16-разрядными данными, подключение устройств по протоколу SPI (см. лист дополнение) и многоканальная работа для прямого подключения к большинству речевых и телефонных кодеков и плат интерфейса.

 

К слайду 16(TEXAS)

Рассмотрим более подробно схему последовательного синхронного порта на примере TMS320С206. В число периферийный устройств ПЦОС TMS320F206 входит синхронный последовательный порт (рисунок на слайде). Он позволяет осуществить непосредственную связь с последовательными устройствами, такими как кодеки и последовательные АЦП.

Рассматриваемый порт имеет  два встроенных четырехуровневых FIFO-буфера с возможностью генерации прерываний и передачи данных в широком диапазоне скоростей в непрерывном или дискретном режимах. В режиме внутренней синхронизации максимальная скорость передачи данных определяется половиной тактовой частоты процессора и составляет 10 кбод(единица измерения символьной скорости).

 

К слайду 17(TEXAS).

Сигналы последовательного  порта

Приведенные на предыдущем слайде сигналы имеют следующее  назначение:

• CLKR (CLKX) - тактовый сигнал приема (передачи). Используется для синхронизации процесса приема (передачи) информации в последовательный порт и, в зависимости от настройки, может генерироваться самим процессором или происходить от внешнего источника;