Время цифровой преобразователь

    ВЦП работает следующим образом. После предыдущего цикла измерения (или после команды сброса) ВЦП находится в состоянии готовности к приёму сигналов. При этом зарядный ключ "выключен", т.е. зарядный ток  I_С протекает через правый (по схеме) транзистор ключа и, соответственно, не поступает на запоминающую ёмкость C. Ток  I₂ равен половине I₁ . Дополнительный ток, равный разности (I₁-I₂), отбирается цепью ООС. Таким образом, заряд запоминающей ёмкости С не меняется, и напряжение на входе усилителя устанавливается соответственно условию равновесия в петле ООС. Усилитель находится в состоянии готовности к переключению. На выходе компаратора низкий логический уровень.

Рис.1 Функциональная схема ВЦП.

    Входная схема может быть запрограммирована так, что стартовым моментом может считаться поступление положительного или отрицательного фронта на любой из двух входов ВЦП. Это позволяет измерять временные интервалы между импульсами произвольной полярности, а также длительность и период следования импульсов, поступающих на вход прибора. По приходу "стартового" фронта формирователь "ворот" (Gate Former) выдаёт сигнал "ворота", который действует в течение измеряемого интервала, и заканчивается по приходу “стопового” фронта. Этот сигнал переключает зарядный ключ, а также через небольшую задержку синхронизирует генератор импульсов. По окончании "ворот" зарядный ключ переключается в начальное состояние.

    При переключении зарядного ключа ток I_С начинает заряжать запоминающую ёмкость C. При этом компаратор, построенный на основе усилителя с нелинейной обратной связью, переключается из лог.0 в лог.1 . После отключения зарядного тока запоминающая ёмкость медленно разряжается разностью токов (I₁-I₂). До окончания её разряда компаратор находится в состоянии лог.1 . Этот сигнал разрешает счёт тактовых импульсов счётчиком. При переключении компаратора из лог.1 в лог.0 счёт импульсов прекращается, и управляющая схема переводит блок в режим ожидания считывания (или команды сброса). Приём новых сигналов запрещается, выставляется сигнал LAM, и содержимое счётчика может быть считано по шине “CAMAC”.

2.2 Особенности узла растяжки временного интервала.

    Определяющую роль в обеспечении проектных параметров ВЦП играет схема растяжки времени (стретчер). В данном ВЦП этот узел имеет две существенные особенности :

1. Отсутствует ключ разрядки запоминающей ёмкости, поэтому разрядный ток, равный разности токов (I₁-I₂), протекает всегда. Поскольку этот ток постоянен и во много раз меньше зарядного тока, на процесс заряда запоминающей ёмкости это не влияет. При отключении зарядного тока сразу же начинается разряд ёмкости. Он продолжается до момента переключения компаратора из состояния лог.1 в состояние лог.0, после чего разрядный ток компенсируется током, отбираемым цепью ООС. Поскольку разряд ёмкости и, соответственно, момент переключения компаратора в лог.0 оказываются привязанными по времени только к окончанию измеряемого временного интервала, фазу колебаний задающего генератора необходимо привязать к началу этого интервала. При стабильности частоты генератора порядка 10^-4, такое решение позволит достичь меньшей погрешности измерения.
2. Вместо прецизионного компаратора используется усилитель с нелинейной обратной связью в сочетании с простейшим компаратором. Это сделано из следующих соображений. В нашем случае для построения стретчера по "стандартной" схеме потребовался бы компаратор с малым дрейфом (меньше 0.5 мВ в диапазоне температур), с малым входным током, с малой задержкой и временем переключения (переключение в уровнях ЭСЛ не больше чем за 10 нс, со стабильной (что очень важно) задержкой при величине перепада входных уровней ~0.5 мВ ). Интегральных компараторов, которые можно было бы применить без предварительных испытаний, не выпускается ( AD, Maxim , Harris ).

    Вышеуказанные особенности повлияли на устройство всего узла стретчера в целом. Функциональная схема предлагаемого стретчера приведена на рис.2 . Временные диаграммы работы стретчера в процессе измерения показаны на рис.3 .

    В режиме покоя зарядный ключ "выключен", т.е. зарядный ток  I_С протекает через транзистор VT1 и, соответственно, не поступает на запоминающую ёмкость C. Ток  I₂ равен половине I₁ . Дополнительный ток, равный разности (I₁-I₂), отбирается через диод VD2. Диод VD1 при этом заперт, т.к. напряжение его катоде равно U_ref2 , которое

Рис.3  Временные диаграммы работы стретчера.

Рис.2  Функциональная схема стретчера.

устанавливается выше, чем напряжение на выходе усилителя в этом режиме. Таким образом, в режиме покоя образуется петля ООС, состоящая из диода VD2 и канала полевого транзистора VT3. Поэтому заряд запоминающей ёмкости С не меняется, и напряжение на входе усилителя устанавливается соответственно условию равновесия в петле ООС. Усилитель находится в состоянии готовности к переключению. На выходе компаратора низкий логический уровень.

    При включении зарядного ключа напряжение на входе усилителя начинает резко уменьшаться, что вызывает возрастание выходного напряжения. Диод VD2 запирается, и выходное напряжение растёт с предельной скоростью нарастания (участок 1 на временной диаграмме выходного напряжения) до тех пор, пока оно через диод VD1 не поступит на нижнюю (по схеме) обкладку запоминающего конденсатора. При этом компаратор переключается в состояние лог.1 . После того, как диод VD1 открывается, образуется петля ООС, состоящая из VD1 и C.  С этого момента до окончания измерения, когда разряд запоминающей ёмкости и связанное с ним уменьшение выходного напряжения усилителя вызовут запирание VD1, выходное напряжение усилителя изменяется со скоростью, определяемой суммой токов, поступающих на запоминающую ёмкость, и величиной этой ёмкости (участки 2 и 3 временной диаграммы).

    После запирания VD1 до отпирания VD2 скорость убывания выходного напряжения определяется в основном скоростью разряда запоминающей ёмкости и коэффициентом усиления усилительного звена :

Примерно в середине этого промежутка времени (участок 4 временной диаграммы) происходит переключение компаратора из лог.1 в лог.0 . Напряжение на выходе усилителя перестаёт уменьшаться, когда ток, отбираемый через открывшийся диод VD2, скомпенсирует разрядный ток. Таким образом схема возвращается в первоначальное состояние

2.3  Зарядный ключ.

Рис.4  Упрощенная схема зарядного ключа.

    Транзисторный ключ, применяемый для коммутации тока заряда I_C , вносит различные погрешности в результаты измерений [4]. Одним из источников погрешности является температурный дрейф тока базы транзистора VT2. Простая оценка величины погрешности, вносимой дрейфом базового тока, может быть сделана следующим образом. В данной схеме стретчера зарядный ток I_C =20мА коммутируется ключом на двух транзисторах КТ399 (рис.4), у которых типовой коэффициент передачи тока при токе коллектора 20мА может меняться в пределах b»(60ё80) в диапазоне температур от 20°C до 70°C [5]. Соответственно, ток базы может изменяться в пределах (0.33ё0.25)мА, что даёт величину погрешности более 0.4%. Такая потеря точности недопустима по техническим условиям. Ещё одним источником погрешности являются паразитные параметры транзистора (ёмкости переходов, выходное сопротивление), которые нелинейны и также зависят от температуры [6].

    Чтобы уменьшить эти погрешности, можно было бы выполнить правое по схеме плечо транзисторного ключа по схеме Дарлингтона. Однако ещё лучше использовать для уменьшения погрешностей полевой транзистор, у которого ток затвора пренебрежимо мал, а выходное сопротивление и ёмкость затвор-сток вносят меньшие погрешности, чем аналогичные паразитные параметры биполярного транзистора. Поскольку база транзистора VT2 подключена к истоку VT3, весь зарядный ток, включая ток базы VT3, используется для заряда запоминающей ёмкости. Таким образом мы исключили погрешность, вносимую током базы VT2. Погрешности, вносимые паразитными параметрами ключевых транзисторов, минимизированы :  ключ разрядного тока в схеме отсутствует, а в ключе зарядного тока применён полевой транзистор.

3. Стретчер.

3.1. Принципиальная схема основных узлов стретчера.

    Принципиальная схема основных узлов стретчера приведена на рис 5.

Рис.5  Принципиальная схема основных узлов стретчера.

    Усилительное звено состоит из транзисторов VT4 и U1D, включенных каскодно, и выходного эмитерного повторителя U1B. Транзистор VT5 и цепь R6C5 служат для минимизации набега фазы и коррекции АЧХ и ФЧХ усилительного звена, что обеспечивает его устойчивость. Зарядный ключ выполнен на транзисторах VT1 и VT2. Полевой транзистор VT3 включен с общим затвором и служит для передачи тока базы VT2 к запоминающей ёмкости, а также для развязки входа усилителя от цепей, подключенных к истоку VT3. Дифференциальный ключ VT6, VT7 выполняет функции простого компаратора. Он обеспечивает переключение выходного напряжения между уровнями -2 В и -0.8 В при нагрузке на резистор 100 Ом, подключенный к источнику -2 В. Это необходимо для согласования с ЭСЛ.

    Для работы схемы стретчера необходимы три опорных напряжения, формируемые специальными источниками. Опорное напряжение, поступающее на затвор VT3, устанавливается с учётом термокомпенсации падения напряжения на диоде VD2. Опорное напряжение, поступающее с эмиттера VT8 на нижнюю (по схеме) обкладку запоминающей ёмкости C1, обеспечивает термокомпенсацию падения напряжения на диоде VD1. Поэтому значения выходного напряжения, при которых происходит включение каждой петли ООС, не зависят от температуры. Опорное напряжение, поступающее на базу VT7, равно среднему арифметическому между этими напряжениями. Таким образом обеспечивается стабильность задержки переключения компаратора из лог.1 в лог.0 .