Программно-аппаратный комплекс для многофункционального метеорологического радиолокатора на базе ADSP-2185

   арифметико-логическое устройство (АЛУ), умножитель-накопитель (умножитель) и устройство циклического сдвига. Вычислительные устройства обрабатывают данные разрядностью в 16 бит и поддерживают вычисления с повышенной точностью.

   В АЛУ выполняются стандартные  арифметические и логические операции и примитивы деления. В умножителе за один машинный цикл выполняются операции умножения, умножения/сложения и умножения/вычитания. Устройство сдвига выполняет операции арифметического и логического сдвига, нормализации, денормализации и нахождения порядка числа. Устройство сдвига осуществляет управление числовыми форматами, включая представления чисел, состоящих из нескольких слов, числами с плавающей точкой. Вычислительные устройства соединяются таким образом, что выход любого из этих устройств может быть входом в любое из этих устройств в следующем цикле. Для этого служит внутренняя шина результатов (Р шина) напрямую соединяющая вычислительные устройства.

   Все три вычислительных устройства содержат регистры ввода и вывода, доступные  по шине данных памяти данных (ДПД). Вычислительные устройства, как правило, берут операнды из регистров ввода и загружают результат в регистры вывода. Эти регистры являются буферами между памятью и вычислительными устройствами. Благодаря этому вводится один уровень конвейерной обработки при вводе и один уровень - при выводе. Р шина позволяет использовать результат одного вычисления напрямую в качестве входного значения для другого вычисления. Это позволяет избежать задержки конвейерной обработки при выполнении серии различных вычислений. 

   Генераторы  адреса и программный автомат

   Два специальных генератора адреса данных и программный автомат обеспечивают работу вычислительных регистров с  максимальной производительностью. Генераторы адреса данных генерируют адреса памяти, когда данные памяти пересылаются в  или из регистров ввода или вывода. Каждый генератор адреса сохраняет до четырех указателей адреса. Когда указатель используется для косвенной адресации, он модифицируется на величину, содержащуюся в заданном регистре. Имея два генератора адреса данных, процессор может одновременно генерировать два адреса для выборок двух операндов.

   Каждому указателю может соответствовать  значение длины буфера для реализации адресации по модулю при организации  циклических буферов. (Свойство циклического буфера также используется в последовательных портах и аналоговом интерфейсе для автоматических передач данных. За дополнительной информацией обратитесь к главе о последовательных портах).

   Генератор адреса данных 1 может генерировать адреса только для памяти данных. Генератор  адреса данных 2 может генерировать адреса либо для памяти данных, либо для памяти программы. При установке бита соответствующего режима в регистре состояния режима (MSTAT) биты выходного адреса генератора адреса данных 1 переставляются в обратном порядке перед их выводом на шину адреса. Это свойство облегчает организацию бит-реверсной адресации при выполнении быстрого преобразования Фурье (БПФ).

   Программный автомат посылает адреса команд в  память программы. Программный автомат  управляется регистром команд, в  котором содержится текущая выполняемая команда. Регистр команд позволяет ввести один уровень конвейерной обработки в поток программы. Команды выбираются и загружаются в регистр команд за один цикл процессора и выполняются в течении следующего цикла, в то время как подготавливается выбор следующей команды. Для сокращения количества холостых циклов программный автомат осуществляет поддержку условных переходов, вызовов подпрограмм и возврата в основную программу за один цикл. Благодаря счетчику циклов и стеку цикла процессор выполняет программу цикла с нулевыми потерями. Никаких дополнительных команд перехода для организации циклов не требуется.

   Шины 

   Внутренние  элементы процессора связаны пятью  внутренними шинами. Шины адреса памяти программы (АПП) и данных (АПД) используются для адресов, связанных с памятью программы и памятью данных. Шины данных памяти программы (ДПП) и памяти данных (ДПД) используются для передачи данных и кода команд из памят/ данных и памяти программы. Все шины мультиплексированы в одну внешнюю шину адреса и в одну внешнюю шипу данных; сигналы BMS , DMS и PMS выбирают различные адресные пространства. По Р-шине промежуточные результаты напрямую передаются между вычислительными устройствами.

   Шина  АПП разрядностью 14 бит обеспечивает прямую адресацию до 16К слов смешанного кода программы и данных. Шина ДПП разрядностью 24 бита позволяет передавать 24-битовые команды.

   Шина  АПД разрядностью 14 бит обеспечивает прямую адресацию до 16К слов данных. Шина ДПД имеет разрядность 16 бит. Шина ДПД обеспечивает передачу содержимого любого регистра в процессор для дальнейшей его передачи в любой другой регистр или любую ячейку памяти за один цикл. Адрес памяти программы может иметь два источника: абсолютное значение, заданное в коде команды (прямая адресация) и значение на выходе генератора адреса данных (косвенная адресация). Только косвенная адресация поддерживается для выборок данных из памяти программы.

   Шина  ДПП может также использоваться для передачи данных в и из вычислительных устройств напрямую или через устройство обмена данными между шинами ДПП и ДПД. Устройство обмена данными между шинами ДПП и ДПД позволяет согласовывать прохождение данных из одной шины в другую. Оно содержит аппаратные средства для преодоления разницы в 8 бит между разрядностью этих двух шин.

   1.3. ДРУГИЕ УСТРОЙСТВА  НА КРИСТАЛЛЕ

   В этом разделе описываются дополнительные функциональные устройства, которые  могут входить в состав процессоров  семейства ADSP-2100.

   Последовательные  порты 

   Большинство процессоров семейства имеют один или два двунаправленных последовательных порта с двойной буферизацией для последовательной связи. Последовательные порты синхронны и используют синхронизирующие сигналы для управления потоком данных. Каждый последовательный порт может генерировать внутренние тактовые импульсы или использовать внешние. Синхронизирующие сигналы могут генерироваться внутренним или внешним устройством. Длины слов могут варьироваться от 3 до 16 бит. Один последовательный порт (SPORTO) обладает многоканальностью, что позволяет осуществлять прием и передачу дополнительных слов данных из потока данных с 24- или 32-разрядными словами. Второй последовательный порт, SPORT1, может быть по желанию сконфигурирован как два дополнительных вывода внешних прерываний (IRQ1, IRQO) и выход флага "Flag Out" (FO) и вход флага "Flag In" (FI).

   Таймер 

   Таймер  с программируемыми интервалами  обеспечивает генерацию периодических  прерываний. 8-разрядный регистр  предварительного деления позволяет  осуществлять декрементирование регистра счетчика разрядностью 16 бит через число циклов от 1 до 256. Прерывание генерируется, когда регистр счетчика достигает 0. Регистр счетчика перезагружается из 16-битового регистра периода, и таймер возобновляет свою работу.

   Порт  интерфейса хост-машины (ADSP-2111, ADSP-2171, ADSP-21msp5x)

   Порт  интерфейса хост-машины (ХИП) - это параллельный порт ввода/ вывода, который позволяет  легко соединять процессор с  хост-процессором. Процессоры семейства ADSP-2100 могут подсоединяться через  ХИП и отображаться в карте  памяти хост-машины как периферийные устройства. ХИП функционирует параллельно и асинхронно с базовой архитектурой процессоров семейства ADSP-2100. Порт интерфейса хост-машины состоит из регистров, через которые процессор семейства ADSP-2100 и хост-машина обмениваются данными и информацией о состоянии. ХИП может быть сконфигуророван для шины данных разрядностью 8 или 16 бит; мультиплексированной шины адреса/данных или отдельных шин адреса и данных; отдельных стробирующих сигналов записи и считывания или стробирующего сигнала записи/считывания и стробирующего сигнала данных.

   Порты прямого доступа  к памяти (ADSP-2181)

   Процессор ADSP-2181 имеет два порта прямого  доступа к памяти: порт прямого  доступа ко внутренней памяти (IDMA) и  порт прямого побайтового доступа  к памяти (BDMA). Порт прямого доступа ко внутренней памяти является эффективным средством обмена данными между главной вычислительной системой и цифровым сигнальным процессором. Этот порт используется для доступа ко внутренней памяти программы и памяти данных цифрового сигнального процессора с потерями в один цикл за переданное слово. Порт IDMA имеет мультиплексированную шину адреса и данных разрядностью 16 бит и поддерживает работу с 24-разрядной памятью программы. Запись данных в' порт IDMA осуществляется асинхронно и не влияет на быстродействие процессора. Контроллер прямого доступа к памяти с байтовой организацией позволяет осуществлять загрузку и хранение данных и команд программы, используя пространство памяти с байтовой организацией. Внутренняя схема порта BDMA позволяет обращаться к пространству памяти с байтовой организацией при нормальной работе процессора с издержками в один цикл за переданное слово разрядностью 8, 16 или 24 бита.

   Аналоговый  интерфейс 

   Аналоговый  интерфейс состоит из входных  усилителей и сигма-дельта аналого-цифрового преобразователя (АЦП) разрядностью 16 бит, а также из сигма-дельта цифро-аналогового преобразователя (ЦАП) и выходных усилителей.

1.4 СИСТЕМА ПРОГРАММНО-АППАРАТНЫХ  СРЕДСТВ ОТЛАДКИ  ПРОЦЕССОРОВ СЕМЕЙСТВА  ADSP-2100

   Семейство ADSP-2100 поддерживается полным набором программных и аппаратных средств отладки. Система отладки процессоров семейства ADSP-2100 включает программные средства отладки, а также эмулятор и EZ-платы™ для устранения аппаратных неисправностей.

   Программные средства отладки включают:

   • Построитель системы - Построитель  системы описывает архитектуру  системы при отладке. Он определяет объем доступной внешней памяти ОЗУ/ПЗУ и отображенных в карте  памяти портов ввода/вывода для разрабатываемых  аппаратных средств, а также расположение памяти программы и данных.

   • Ассемблер - Ассемблер компилирует  исходный код и модули данных, а  также поддерживает синтаксис высокого уровня набора команд. Кроме поддержки 
 
 
 
 
 
 
 
 

2.1 Аппаратная часть

   Платы серии L-7xx являются современными, быстродействующими и надежными устройствами на базе высокопроизводительной шины PCI 2.1 для ввода, вывода и обработки аналоговой и цифровой информации в персональных IBM-совместимых компьютерах. Благодаря интерфейсу PCI обеспечивается высокая скорость обмена информацией (данными) с программой пользователя, исключаются конфликты с другими платами, установленными в PC. На платах полностью отсутствуют какие бы то ни было конфигурационные перемычки и переключатели. Все режимы работы таких плат задаются чисто программным образом. Платы L-7xx можно рассматривать и как удобное средство для многоканального сбора информации, и как законченную систему с собственным процессором, позволяющую искушенному пользователю реализовывать свои собственные алгоритмы обработки данных на уровне программирования установленного на платах сигнального процессора (DSP) фирмы Analog Devices, Inc. — ADSP-2184/ADSP-2185/ ADSP-2185M/ADSP-2186.

   Рис.3 Внешний вид платы L-783M (Rev. C)

   Общие технические параметры  плат L-7xx

   В данном разделе описаны технические параметры АЦП, ЦАП, цифровых линий и внешние условия работы и хранения плат L-7xx.

   Аналого-цифровой преобразователь (АЦП)

   На  плате установлена одна микросхема АЦП, на вход которой при помощи набора коммутаторов может быть подан усиленный  сигнал с одного из 16 или 32 аналоговых каналов на внешнем разъѐме. Типовые характеристики всего входного аналогового тракта приведены в нижеследующей таблице:

   Таблица 1. Параметры аналогового  тракта.