Арифметическое устройство(комбинационный метод)

     Каждый  из указанных методов характеризуется  определёнными аппаратными затратами и быстродействием. Выбор метода реализации устройства диктуется часто не только оптимальным сочетанием указанных характеристик, но и стоимостью, сроками разработки. В данном случае умножитель был построен с использованием комбинационного метода, в результате чего устройство обладает высоким быстродействием.

1 АНАЛИЗ ИЗВЕСТНЫХ МЕТОДОВ РЕШИНИЯ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА УМНОЖЕНИЯ

      В соответствии с техническим заданием, в ходе выполнения курсового проекта, нужно разработать арифметическое устройство, которое должно выполнять операцию умножения комбинационным методом.

      Арифметическое устройство – это устройство, предназначенное для выполнения арифметических и логических преобразований над числами, участвующими в операции. Умножители предназначены для умножения двоичных чисел. Умножение двоичных чисел можно выполнять аппаратным и программным способом. Существует три метода умножения аппаратным способом: комбинационный метод, метод многократного сложения и метод сложения и сдвига. Текущая задача предусматривает использование комбинационного метода.

      1.1 Комбинационный умножитель

      Комбинационные  умножители реализуют процесс умножения  с помощью отношения показанного  на рисунке 1.1 .

       Рисунок 1.1 - Схема, реализующая комбинационный метод на основе полных комбинационных сумматоров

     Как видно из примера, частные произведения однозначно определяются множимым и очередным битом множителя. Частное -е произведение либо равно множителю, если , либо равно нулю, если . Каждое последующее частное произведение сдвинуто на один разряд по отношению к предыдущему. Окончательное произведение получается последовательным суммированием частных произведений. Функциональная схема, реализующая данный алгоритм на основе полных комбинационных сумматоров, показана на рисунке 1.1 Операнды полных сумматоров получают с помощью 2-входовых схем И аналогично .

     Основное  достоинство комбинационного умножителя - высокое быстродействие, которое  не связано с тактовой синхронизацией элементов, а определяется лишь задержками сигналов в логических элементах. Высокое быстродействие достигается ценой значительных аппаратных затрат: для перемножения m - разрядного множимого и n - разрядного множителя требуется m´n логических элементов 2И и n´(m-1) полных одноразрядных сумматоров.

      1.2 Умножитель использующий  метод многократного  сложения 

     Произведение  двух чисел, как известно, можно заменить суммирование множимого n раз, где n-значение множителя. Структурная схема устройства, которое реализует такой способ умножения, показана на рисунке 1.2

     Рисунок 1.2 – Структурная схема умножителя с использованием способа многократного  сложения

     Процесс умножения происходит следующим  образом. Перед началом умножения  в регистр множимого заносится множимое, множитель - в вычитающий счётчик, в регистр произведения заносится 0. После уменьшения записанного в счётчик числа на 1, (т.е. после первого этапа счёта), в регистре оказывается частичное произведение (после первого этапа - множимое). После второго этапа в регистре произведения появится число, равное удвоенному произведению множимого, после третьего этапа - утроенному произведению множимого и т.д. После n-го этапа счёта в регистре произведения появится требуемое число. Процесс вычисления заканчивается после обнуления содержимого вычитающего счётчика.

     Умножители, реализующие метод многократного  сложения, характеризуются минимальными аппаратными затратами, но процесс  умножения больших чисел занимает очень много времени.

      1.3 Параллельное устройство сложения-вычитания

Рисунок 1.3 - Схема 4-х разрядной параллельной системы сложения-вычитания

      Последовательность  операций, выполняемых при работе с этим параллельным устройством  сложения/вычитания, выглядит следующим  образом. Сначала подается активный уровень сигнала на вход CLR для очистки обоих регистров (А и В), т. е. для их установки в состояние 0000. Затем выбирается режим работы (сложение или вычитание) путем установки соответствующего логического уровня на управляющем входе (будем считать, что установлен логический 0 для сложения). Далее по отдельности загружаются регистры А и В. Для управления загрузкой используются входы «Загрузка А» и «Загрузка Б». Для загрузки регистра А на входе «Загрузка А» устанавливается 1, а на входе «Загрузка Б»-0. Нажимается клавиша с нужной цифрой на клавиатуре с одновременной подачей одного тактового импульса на вход CLK. Двоичное число, которое загружено в регистр А, появляется на индикаторе А. Для загрузки регистра В на входе «Загрузка Б» устанавливается 1, а на входе «Загрузка А»-0. Нажимается клавиша со второй цифрой с одновременной подачей одного тактового импульса; второе двоичное число должно появиться в регистре В (вы увидите его на индикаторе В). Четырехразрядный сумматор 7483 мгновенно складывает оба числа, и сумма сразу появляется на выходном цифровом индикаторе.

      Вычитатель  вычитает содержимое регистра В из двоичного числа, находящегося в  регистре А. Процедура вычитания  с использованием схемы, что и  для сложения. Единственное отличие  заключается в установке 1 (вместо 0) на входе управления режимом работы (выбирается режим вычитания). В этом случае логические элементы И и исключающее ИЛИ обеспечивают вычитание вводимых в регистры чисел способом дополнения до 1 и циклического переноса. На выходном цифровом индикаторе появляется разность содержимого регистров А и В.

      В рассматриваемой системе шифратор 74147 используется для преобразования десятичного выхода клавиатуры в  двоичные числа; микросхема 7404 инвертирует  сигналы на выходах этого шифратора. После инверторов двоичное число поступает на входы параллельной загрузки обоих регистров А и В. Индикаторы А и В показывают, какие двоичные числа находятся в данный момент в регистрах А и В соответственно; зафиксированные в регистрах двоичные числа А4 А3 А2 А1 и В4 В3 В2 В1 поступают на входы 4-разрядного сумматора 7483. Сумматор складывает эти числа, и сумма появляется в двоичной форме на выходах сумматора. Сумма преобразуется из двоичной формы в семисегментный код с помощью дешифратора 7447. Десятичная сумма появляется на цифровом выходном индикаторе.

      К преимуществам данного арифметического  устройства можно отнести его  малая величина задержки, связанная  с каждым переносом, наличия цифровой панели, высокое быстродействие, которое  обеспечивается в первую очередь параллельным способом сложения многоразрядных чисел и использованием параллельных регистров, в которых не требуется производить сдвиг операндов. Таким образом записанное число сразу же появляется на выходе регистра и отображается на индикаторе, из этого следует, что затраты времени здесь минимальные.

      Существенных  недостатков схема не имеет кроме  значительных аппаратных затрат, которые  связаны с параллельным способом сложения многоразрядных чисел. 

     1.4 Микрокалькулятор

      Основные  узлы, входящие в состав микрокалькулятора это БИС, выполненная на одном кристалле и реализующая работу сотен или тысяч логических элементов, клавишная панель, семисегментный индикатор и источник питания. Как видно из рисунка 1.4, используемая в микрокалькуляторе БИС разбивается на ряд функциональных подсистем. Показанная на рисунке организация БИС только один из нескольких возможных способов обеспечения функционирования микрокалькулятора. Ядро системы — параллельный сумматор-вычитатель. Тактовый генератор синхронизует работу всех частей системы. Тактовая частота довольно высока-от 25 до 500 кГц. При включении микрокалькулятора начинают непрерывно вырабатываться тактовые импульсы, и все схемы работают «вхолостую» до тех пор, пока с клавиатуры не поступит какая-нибудь команда.

Рисунок 1.4 - Схема простейшего микрокалькулятора

      Краткое описание принципа работы микрокалькулятора: Шифратор преобразует введенное  число в двоично-десятичный код. Блок управления направляет двоичную комбинацию в регистр индикатора, где эта двоичная комбинация запоминается. Эта информация поступает также на входы семисегментного дешифратора, который переводит в возбужденное состояние соответствующие линии. При поступлении «включающего» импульса по шине опроса, подключенной к первому разряду индикатора, в этом разряде кратковременно высвечивается введенная цифра. Опрос разрядов индикатора осуществляется с большой частотой, и поэтому кажется, что цифра светится непрерывно, хотя на самом деле младший разряд индикатора (как и любой другой разряд) включается и выключается много раз за 1 с. Затем мы нажимаем клавишу «+». Код операции сложения передается в дополнительный регистр (Х-регистр) и запоминается. Теперь мы нажимаем на панели клавишу с второй цифрой . Шифратор преобразует десятичное введенное число в двоично-десятичный код. Блок управления пересылает двоичную комбинацию в регистр индикатора, далее эта комбинация поступает на входы дешифратора-формирователя, и после дешифрации на индикаторе появляется введенная вторая цифра. В это же время блок управления пересылает первую двоичную комбинацию в регистр операндов. Теперь мы нажимаем клавишу « = », и в блоке управления организуется проверка содержимого Х-регистра, чтобы «узнать», что же надо делать. Ответ Х-регистра: нужно сложить содержимое регистра операндов и регистра индикатора. Управляющее устройство подает соответствующие двоичные комбинации на входы сумматора. Результат сложения помещается в накапливающий регистр (аккумулятор). Блок управления реализует пересылку полученной двоичной комбинации в регистр индикатора, и на индикаторе появляется .

      При обработке многоразрядных чисел  и более сложных их представлений, содержащих десятичную точку, работа блока  управления осуществляется в соответствии с инструкциями, находящимися в регистре команд. Цикл решения сложной задачи может включать сотни элементарных операций, запрограммированных в ПЗУ. Особенно впечатляет то, что даже сотни таких операций выполняются за время, меньшее 1/10 с.

      К преимуществам данного устройства можно отнести хорошее быстродействие и реализацию многочисленных арифметических операций.

      Недостаток  – сложное конструктивное исполнение устройства.

     1.5 Выводы 

      При разработке арифметико-логического устройства лучше придерживаться организации схемы комбинационного умножителя, который является самым быстродействующим из рассмотренных, а также параллельного устройства сложения-вычитания, которое является более простым по сравнению с микрокалькулятором.

      2. Разработка схемы  электрической структурной УСТРОЙСТВА

      По  результатам проведения анализа за основу разрабатываемого устройства была выбрана параллельная система сложения вычитания. Она содержит такие элементы: цифровая панель, шифратор, регистры, сумматор, дешифратор, цифровой выход. Таким образом, разрабатываемое устройство должно содержать следующие блоки:

1. клавиатура;
2. шифратор;
3. блок памяти;
4. блок умножения;
5. блок индикации.

      2.1 Клавиатура

      Клавиатура обеспечивает возможность ввода перемножаемых чисел. Она представляет собой набор переключателей (ключей), каждому из которых соответствует определенный код символа, код или команда. Символы, для удобства ввода, представляются в десятичном формате.

      По  заданию с клавиатуры можно ввести трехразрядное число, таким образом, максимальное число, которое можно  будет ввести 7 (111 в двоичной форме), и число ноль. При нажатии какой-либо из клавиш может возникнуть дребезг контактов (многократный переход, в течении короткого промежутка времени, от замкнутого состояния к разомкнутому и обратно). Это может привести к формированию пачки импульсов вместо желаемого одиночного импульса. Устранить этот недостаток можно с помощью включения в схему триггера. Сигнал "ноль", прикладываемый с помощью переключателя к одному из входов триггера опрокидывает его. Причем при каждом срабатывании переключателя триггер реагирует на первое же замыкание соответствующей контактной пары и последующая вибрация уже не изменяет его состояния. В исходное состояние триггер переходит при отпускании клавиши.

      2.2 Шифратор

      Сигнал  соответствующий нажатой кнопке на клавиатуре должен быть преобразован в двоичный код для последующего его использования. Это реализовывается с помощью шифратора. В данном устройстве будет использоваться приоритетный шифратор, для предотвращения случая нажатия нескольких кнопок одновременно. В таком случае шифратор реагирует на нажатие кнопки соответствующей более старшему разряду числа.