Автор работы: Пользователь скрыл имя, 11 Января 2012 в 02:23, контрольная работа
Шестнадцатиразрядный однокристальный МП выполняющий около 2 млн. операций в секунду. Синхронизируется тактовой частотой 25 МГЦ. Имеет 20-ти разрядную шину адреса, что позволяет обеспечить прямую адресацию 1 Мбайт внешней памяти. Область адресного пространства памяти разбита на сегменты по 64 Кб. Такая организация памяти обеспечивает удобный механизм вычисления физических адресов. ША и ШД мультиплексированы. При организации вычислительных систем их нужно разделить (регистры-защелки). МП может обращаться как к памяти, так и к внешним устройствам.
Микросхема К1810ВМ86 (Intel 8086).
Функциональная схема
Архитектура МП
Сегментация памяти и вычисление адресов
Контроллер системной шины К1810ВГ88
Схема включения арбитража шин при последовательном методе
Интерфейсы микропроцессорных систем
Организация запоминающих устройств
Способы дешифрации адреса.
Обмен информацией с внешними устройствами.
Подключение внешних устройств к системной магистрали
Микропроцессорный комплект
Литература