Лекции по "Технические средства САПР"

Технические средства САПР   Лекция12               Доцент, к.т.н., Алексеев Анатолий Васильевич

Интерфейс ISA

Интерфейс ISA долгое время являлся стандартом в области ПК. Аббревиатура ISA (Industry Standard Architecture - стандартная промышленная архитектура) указывает на то, что речь идет о норме, принятой не только для бытовых, но и для промышленных ПК. Интерфейс ISA «продержался» 5 лет, после чего стал наращиваться.

Слот интерфейса ISA имеет вид:

 

 

 

 

Назначение выводов слота:

Вывод	Сигнал	Назначение	Вывод	Сигнал	Назначение
B1	GND	Земля (корпус)	A1	I/O CH CK	Контроль ввода/вывода
B1	RES DRV	Сигнал сброса	A2	D7	Линия данных 8
B3	+5V	+5 вольт	A3	D6	Линия данных 7
B4	IRQ9	Подключение второго  контроллера прерываний	A4	D5	Линия данных 6
B5	-5V	-5 вольт	A5	D4	Линия данных 5
B6	DRQ2	Запрос DMA2 - запрос прямого доступа к памяти второго уровня	A6	D3	Линия данных 4
B7	-12V	-12 вольт	A7	D2	Линия данных 3
B8	RES	Соединение с памятью без времени ожидания	A8	D1	Линия данных 2
B9	+12V	+12 вольт	A9	D0	Линия данных 1
B10	GND	Земля (корпус)	A10	I/O CH RDY	Готовность ввода/вывода
B11	SMEMW	Данные записываются в память	A11	AEN	Address Enable, контроль
B12	SMEMR	Данные считываются  из памяти	A12	A19	Адресная линия 20
B13	IOW	Данные записываются в I/O порт	A13	A18	Адресная линия 19
B14	IOR	Данные считываются из I/O порта	A14	A17	Адресная линия 18
B15	DACK3	Подтверждение 3-го уровня	A15	A16	Адресная линия 17
B16	DRQ3	Запрос DMA3	A16	A15	Адресная линия 16
B17	DACK1	Подтверждение 1-го уровня	A17	A14	Адресная линия 15
B18	IRQ1	Запрос прерывания 1 (1-го уровня)	A18	A13	Адресная линия 14
B19	REFRESH	Регенерация памяти	A19	A12	Адресная линия 13
B20	CLC	Системный такт 4,77 МГц	A20	A11	Адресная линия 12
B21	IRQ7	Запрос прерывания 7	A21	A10	Адресная линия 11
B22	IRQ6	Запрос прерывания 6	A22	A9	Адресная линия 10
B23	IRQ5	Запрос прерывания 5	A23	A8	Адресная линия 9
B24	IRQ4	Запрос прерывания 4	A24	A7	Адресная линия 8
B25	IRQ3	Запрос прерывания 3	A25	A6	Адресная линия 7
B26	DACK2	Подтверждение 2-го уровня	A26	A5	Адресная линия 6
B27	T/C	Конец DMA – соединения	A27	A4	Адресная линия 5
B28	ALE	Расстыковка адрес/данные	A28	A3	Адресная линия 4
B29	+5V	+5 вольт	A29	A2	Адресная линия 3
B30	OSC	Такт осциллятора 14,318 МГц	A30	A1	Адресная линия 2
B31	GWD	Земля (корпус)	A31	A0	Адресная линия 1
D1	MEM CS 16	Memory Chip Select - выбор памяти	C1	SBHE	Сигнал для 16-ти разрядных данных
D2	I/O CS 16	I/O карта с 8/16 битным переносом	C2	LA23	Адресная линия 24
D3	IRQ10	Запрос прерывания 10	C3	LA22	Адресная линия 23
D4	IRQ11	Запрос прерывания 11	C4	LA21	Адресная линия 22
D5	IRQ12	Запрос прерывания 12	C5	LA20	Адресная линия 21
D6	IRQ15	Запрос прерывания 15	C6	LA19	Адресная линия 20
D7	IRQ14	Запрос прерывания 14	C7	LA18	Адресная линия 19
D8	DACK0	Подтверждение нулевого уровня	C8	LA17	Адресная линия 18
D9	DRQ0	Запрос DMA0 (нулевого уровня)	C9	MEMR	Чтение данных из памяти
D10	DASK5	Подтверждение 5-го уровня	C10	MEMW	Запись данных в память
D11	DRQ5	Запрос DMA5	C11	SD8	Линия данных 9
D12	DACK6	Подтверждение 6-го уровня	C12	SD9	Линия данных 10
D13	DRQ6	Запрос DMA6	C13	SD10	Линия данных 11
D14	DACK7	Подтверждение 7-го уровня	C14	SD11	Линия данных 12
D15	DRQ7	Запрос DMA7	C15	CD12	Линия данных 13
D16	+5V	+5 вольт	C16	CD13	Линия данных 14
D17	MASTER	Сигнал Bus master - главная шина	C17	CD14	Линия данных 15
D18	GND	Земля (корпус)	C18	CD15	Линия данных 16

 

 Передача данных по интерфейсу ISA происходит следующим образом:

- сначала на адресной шине выставляется адрес ячейки памяти или порта ввода/вывода, куда следует передать байт данных;

- затем на линии данных выставляется байт данных;

- производится задержка тактами ожидания и подаётся сигнал на передачу байта (строб записи – В11 или В12). Причём неизвестно, успели записаться данные или нет. Поэтому тактовая частота интерфейса ISA выбрана 8,33 МГц, чтобы даже самые медленные устройства могли гарантированно произвести обмен по шине данными (командами).

Исходя из сказанного, основная проблема интерфейса ISA состоит в том, что при оптимальной тактовой частоте процессора данные не могут передаваться по интерфейсу также быстро, как их обрабатывает процессор. Поэтому процессор вынужден простаивать (цикл ожидания), что и явилось причиной появления других интерфейсов.

 

Интерфейс PCI

Интерфейс PCI (Peripheral Component Interconnect) был разработан фирмой Intel для компьютеров класса Pentium. В отличие от разработанных интерфейсов EISA и VLB, которые являлись лишь модернизацией интерфейса ISA, с целью увеличения частоты работы процессора и возможности программной, а не с помощью DIP-переключателей и джамперов, реконфигурации карт расширения, интерфейс PCI представляет собой не дальнейшее, а совершенно новое развитие интерфейса.

Основополагающим принципом  интерфейса PCI является применение мостов (Bridges) в рамках компьютера, которые осуществляют связь между процессором, интерфейсом ISA  и шиной расширения PCI.

Важнейшей особенностью PCI является реализация принципов Bus – Master и Bus – Slave. Например, карта PCI Master может как считывать данные из памяти, так и записывать их без обращения к процессору. Карта PCI Slave, например графическая карта, может только принимать данные.

Архитектура интерфейса PCI (рис.1).

 

 

 

 

 

 

 

 

 

                                                

 

 

 

 

 

                       

 

 

 

     

      

        

   

    

Рис.1      

   

В настоящее время в связи  с применением процессоров  Pentium интерфейс PCI стал стандартом среди параллельных интерфейсов общего назначения.

 

Краткая характеристика особенностей интерфейса PCI

В интерфейсе PCI  используется отличный от интерфейса ISA способ передачи данных. Этот способ, называемый «способом рукопожатия», заключается в том, что в системе определяется 2 устройства: передающее (Initiator) и приёмное (Target). Когда передающее устройство готово к передаче, оно выставляет данные на линии данных и сопровождает их соответствующим сигналом – Indicator Ready. При этом приёмное устройство записывает данные в свои регистры и подаёт ответный сигнал – Target Ready, подтверждая запись данных и готовность к приёму следующих. Установка всех сигналов, а также запись/чтение данных производится строго в соответствии с тактовыми импульсами шины, частота которых равна 33Мгц (сигнал CLK).

Основное преимущество PCI–технологии заключается в относительной независимости отдельных компонент в ВС. В соответствии с концепцией PCI, передачей пакета данных управляет не процессор, а мост, включенный между ним и шиной PCI. Процессор может продолжать работу и тогда, когда происходит запись (считывание) данных в память. То же происходит при обмене между 2-я любыми компонентами ВС.

Шина PCI 1.0 – 32-х разрядная, PCI 2.0 – 64-х разрядная.

Поскольку в интерфейсе PCI 2.0 шина увеличена до 64-х разрядов, слоты PCI имеют дополнительные контакты и выводы, на которые подаётся напряжение логической единицы 3.3в. Большинство современных ИС и БИС работают при таком напряжении.

Интерфейс PCI использует принцип временного мультиплексирования, когда передача данных и адресов происходит по общим линиям.

Важным свойством PCI является способность его распознавать аппаратные средства и анализировать конфигурацию ВС.

Интерфейс PCI первоначально разрабатывался как локальный, но он стал системным. Интерфейс ISA в интерфейсе PCI является дополнительным и эмулируется с помощью специального моста ISA. Схема этого моста включает набор устройств для полной поддержки интерфейса ISA: 2 контроллера DMA; контроллер клавиатуры; 2 контроллера прерываний и т.д.

 

Стандарт AGP (Accelerated Graphics Port)

Несмотря на все преимущества интерфейса PCI его возможности становятся недостаточными в условиях растущей нагрузки на ВС. Причина заключается в комбинации графики и видео. Только управление графическим интерфейсом забирает половину полосы пропускания интерфейса, оставляя всего  ≈ 50 МБ/сек. для других операций. Поэтому одного интерфейса PCI для видео и графики не достаточно и требуется  вторичная шина.

В настоящее время разработан стандарт AGP, предполагающий вторичную магистраль и специальный мультимедиа мост для связи PCI с внутренним механизмом обработки видеоданных и графическим контроллером (видеокартой).

AGP может быть представлен следующей схемой (рис.2):

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.2